首页
›
芯片设计与FPGA
›
023-Zynq平台开发
›
《Zynq平台工程架构设计》
VIP20
本课程属于:023-Zynq平台开发
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
Zynq平台工程架构设计
📚 共计 30 章节
01
Zynq平台概述
Zynq-7000系列架构、PS与PL协同工作原理、典型应用场景。
架构
协同
02
Vivado开发环境搭建
Vivado安装与配置、创建工程、IP Integrator使用入门。
工具
入门
03
硬件描述语言基础
Verilog HDL基本语法、模块化设计、仿真与综合。
Verilog
HDL
04
AXI总线协议详解
AXI4、AXI4-Lite、AXI4-Stream协议、握手信号与时序。
总线
协议
05
PS端配置与启动
BootROM、FSBL、U-Boot、设备树、Linux内核启动流程。
启动
PS
06
PL端IP核设计
自定义IP核封装、AXI接口实现、寄存器映射。
IP
封装
07
DMA数据传输
AXI DMA控制器配置、Scatter-Gather模式、性能优化。
DMA
高性能
08
中断系统设计
GIC中断控制器、PS-PL中断路由、中断服务程序编写。
中断
路由
09
时钟与复位管理
PS端时钟树、PL端时钟生成、全局复位策略。
时钟
复位
10
DDR内存控制器
DDR3/DDR4配置、地址映射、带宽优化。
DDR
存储
11
MIO与EMIO
MIO引脚分配、EMIO扩展、GPIO驱动开发。
GPIO
引脚
12
UART串口通信
UART控制器配置、波特率设置、中断收发。
UART
串口
13
SPI接口设计
SPI控制器模式、多从机管理、驱动开发。
SPI
接口
14
I2C总线应用
I2C控制器配置、EEPROM读写、传感器驱动。
I2C
传感器
15
以太网通信
GEM控制器、PHY芯片配置、LWIP协议栈移植。
以太网
LWIP
16
USB接口开发
USB控制器、Device/Host模式、驱动框架。
USB
驱动
17
SD卡与存储
SD控制器、FATFS文件系统、启动镜像制作。
SD卡
文件系统
18
视频处理通路
VDMA、Video Timing Controller、HDMI输出。
视频
HDMI
19
FPGA动态重构
部分重构原理、重构控制器、应用场景。
重构
FPGA
20
性能分析与优化
资源利用率、时序收敛、功耗优化。
性能
优化
21
调试技术
ILA、VIO、ChipScope、JTAG调试。
调试
ILA
22
安全启动与加密
AES加密、RSA认证、安全密钥管理。
安全
加密
23
多核处理
AMP与SMP模式、核间通信、共享资源管理。
多核
AMP
24
实时操作系统
FreeRTOS移植、任务调度、中断管理。
RTOS
FreeRTOS
25
Linux驱动开发
字符设备驱动、平台驱动、设备树匹配。
Linux
驱动
26
Petaliunx工具链
Petaliunx安装、内核配置、根文件系统定制。
Petaliunx
工具链
27
OpenAMP与RPMsg
异构通信框架、生命周期管理、示例工程。
OpenAMP
RPMsg
28
高速串行接口
GTH/GTY收发器、PCIe、SATA协议实现。
高速
串行
29
射频与软件无线电
AD9361配置、JESD204B接口、数字下变频。
射频
SDR
30
综合项目实战
智能摄像头系统设计、软硬件协同验证、性能评估。
项目
实战
所属VIP或分类
同VIP:AXI互连总线协议工程应用
同VIP:AXI总线性能调优实战
同VIP:DDR读写控制器设计与验证实战