VIP20

本课程属于：023-Zynq平台开发 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Zynq平台工程实战能力提升

📚 共计 30 章节

Zynq平台概述

Zynq-7000系列架构、PS与PL协同工作原理、Zynq应用场景分析。

Vivado开发环境搭建

Vivado安装与配置、Vitis IDE安装、开发板驱动与调试工具准备。

硬件描述语言基础 (Verilog)

模块化设计、组合逻辑与时序逻辑、仿真与Testbench编写。

AXI总线协议详解

AXI4、AXI4-Lite、AXI4-Stream协议解析、握手信号与时序分析。

Block Design设计方法

IP核集成、自定义IP封装、地址映射与互联配置。

Zynq PS端配置

MIO/EMIO配置、时钟与复位配置、DDR控制器配置。

Zynq PL端开发

LED流水灯实验、按键中断实验、PWM呼吸灯实验。

Vitis软件开发流程

BSP生成、Hello World实验、串口打印与调试。

GPIO驱动开发

PS端MIO驱动、PL端EMIO驱动、AXI GPIO IP使用。

中断系统详解

PS端中断控制器(GIC)、PL到PS中断、共享中断与私有中断。

定时器开发

PS端私有定时器、TTC定时器、看门狗定时器。

UART串口通信

PS端UART配置、PL端UART Lite IP、串口收发实验。

SPI通信协议

PS端SPI控制器、PL端SPI IP、双机SPI通信实验。

I2C通信协议

PS端I2C控制器、PL端I2C IP、EEPROM读写实验。

DMA数据传输

AXI DMA IP配置、简单DMA传输实验、Scatter-Gather模式。

VDMA视频帧缓存

VDMA IP配置、视频帧读写、帧同步与帧中断。

DDR内存控制器

PS端DDR配置、PL端AXI HP接口访问DDR、带宽测试。

BRAM与URAM使用

Block RAM配置、URAM使用场景、PL端BRAM控制器。

同步FIFO与异步FIFO、Xilinx FIFO IP使用、跨时钟域处理。

时钟资源与MMCM

全局时钟与区域时钟、MMCM/PLL配置、时钟域交叉。

高速串行收发器

GTP/GTX收发器配置、SerDes基础、眼图测试。

PCIe接口开发

PCIe IP配置、DMA与BAR空间、Linux驱动基础。

以太网通信

PS端GEM控制器、LWIP协议栈移植、TCP/UDP通信实验。

USB接口开发

PS端USB控制器、USB设备枚举、批量传输实验。

SD卡与文件系统

SD控制器配置、FATFS文件系统移植、读写文件实验。

QSPI Flash启动

QSPI控制器配置、多镜像启动、回退机制设计。

Linux系统移植

U-Boot编译、内核配置、设备树编写、根文件系统制作。

FPGA动态重构

部分重构流程、重构控制器设计、动态加载比特流。

性能优化与调试

时序收敛技巧、资源利用率优化、ILA与VIO调试。

综合实战项目

基于Zynq的智能摄像头系统设计（图像采集、处理、显示、网络传输）。

实战摄像头