01
Vivado概述与安装
发展历史 · 版本选择 · 安装流程 · License配置
入门环境
02
Vivado界面导航
主界面布局 · 项目管理器 · IP集成器 · 仿真 · Tcl控制台
界面基础
03
创建第一个Vivado工程
新建工程向导 · 选择器件 · 添加源文件 · 综合与实现
实战入门
04
RTL设计与综合
Verilog/VHDL编写 · 综合选项 · 综合报告解读
RTL综合
05
仿真基础
行为仿真 · 综合后仿真 · 实现后仿真 · 波形分析
仿真验证
06
IP集成器使用
IP目录 · 定制IP · IP例化 · 状态与升级
IP集成
07
约束文件基础
XDC结构 · 时序约束分类 · 物理约束 · 优先级
XDC约束
08
主时钟约束
create_clock详解 · 周期与占空比 · 多时钟域
时钟时序
09
生成时钟约束
create_generated_clock · 分频倍频 · 相位关系
时钟生成
10
输入延迟约束
set_input_delay · 系统同步/源同步 · 最大最小值
IO约束
11
输出延迟约束
set_output_delay · 外部器件建模 · 虚拟时钟
IO约束
12
异步时钟域约束
set_clock_groups · false_path · max_delay
异步CDC
13
多周期路径约束
set_multicycle_path · 建立/保持时间 · 案例分析
多周期高级
14
物理约束
引脚分配(IO Planning) · Pblock · 区域约束
物理布局
15
时序分析基础
建立/保持时间 · 路径类型 · 时序裕量
时序STA
16
时序报告解读
report_timing_summary · report_timing · 关键路径
报告分析
17
时序收敛技巧
流水线 · 寄存器平衡 · 逻辑复制 · 面积/速度权衡
优化收敛
18
XDC约束调试
约束冲突检查 · report_exceptions · 约束覆盖率
调试XDC
19
Tcl脚本基础
Tcl语法 · 变量列表 · 控制流 · 自定义命令
Tcl脚本
20
Vivado Tcl自动化
工程创建脚本 · 综合/实现脚本 · 报告生成
自动化Tcl
21
非工程模式与非项目模式
Tcl模式工作流 · 内存管理 · 增量编译
模式高级
22
设计检查与DRC
设计规则检查 · 报告方法 · 常见DRC修复
DRC检查
23
功耗分析与优化
功耗报告 · 动态/静态功耗 · 时钟门控 · 电压岛
功耗优化
24
比特流生成与下载
比特流设置 · 下载器配置 · Flash编程 · 回读验证
比特流下载
25
调试工具
ILA · VIO · JTAG调试
调试ILA
26
版本控制集成
Git与Vivado · XDC文件管理 · 工程文件组织
Git版本
27
团队协作流程
多人协作 · 约束分工 · 设计评审 · 集成测试
团队流程
28
高级约束技术
set_clock_sense · set_data_check · set_bus_skew
高级约束
29
Vivado加速技巧
多线程编译 · 远程编译 · 分布式实现 · 硬件加速
加速性能
30
综合案例实战
RTL到比特流完整流程 · 约束编写调试 · 时序收敛
实战综合