01
时序收敛概述
什么是时序收敛？为什么是芯片设计核心挑战？基本流程。
基础概念
02
静态时序分析基础
STA概念、时序路径类型、建立时间与保持时间。
STA核心
03
时序约束入门
SDC约束、时钟定义、生成时钟、输入/输出延迟。
SDC约束
04
时序报告解读
PrimeTime/Innovus报告、关键路径、slack含义与计算。
报告分析
05
组合逻辑优化
减少逻辑级数、操作符平衡、资源共享、扇出优化。
组合优化
06
寄存器优化技术
流水线插入、重定时、寄存器平衡、扫描链影响。
寄存器Retiming
07
时钟树综合与优化
时钟树结构、偏差与抖动、有用偏差、时钟门控。
时钟树Skew
08
物理设计中的时序优化
布局优化、单元尺寸调整、VT Swap、缓冲器插入。
物理优化
09
多周期路径与伪路径
set_multicycle_path、set_false_path、异步时钟域处理。
约束异步
10
片上变异与时序
OCV概念、derate因子、CRPR/CPPR、AOCV与POCV。
OCV先进
11
低功耗与时序的权衡
多电压域、电平转换器、DVFS对时序的影响。
低功耗权衡
12
时序收敛方法论
迭代流程、前期规划、时序预算分配。
方法论流程
13
综合阶段的时序优化
DC综合策略、compile_ultra、综合时序修复。
综合DC
14
布局阶段的时序优化
拥塞与平衡、布局密度、关键路径物理约束。
布局物理
15
时钟树综合实战
时钟树策略、质量评估、调试技巧。
CTS实战
16
布线阶段的时序优化
布线后修复、拥塞影响、ECO布线。
布线ECO
17
时序收敛脚本与自动化
Tcl脚本应用、自动化修复、报告生成。
脚本Tcl
18
跨时钟域处理
同步器设计、CDC验证、异步FIFO约束。
CDC异步
19
复位信号的时序分析
异步复位同步释放、复位树约束、影响。
复位时序
20
存储器接口时序
SRAM/DRAM约束、建立/保持窗口、时序建模。
存储器接口
21
高速接口时序
SerDes、DDR、源同步接口时序分析。
高速接口
22
时序收敛中的常见陷阱
过度/不足约束、时钟门控问题、扇出过大。
陷阱经验
23
先进工艺节点下的时序挑战
FinFET特性、线延迟主导、RC效应、工艺角。
先进工艺FinFET
24
机器学习在时序收敛中的应用
时序预测、参数调优、自动化决策。
MLAI
25
时序收敛案例分析
实际项目问题定位与修复、经验教训。
案例实战
26
时序收敛工具深入
PrimeTime高级功能、Tempus技巧、Innovus引擎。
工具深入
27
签核时序分析
Sign-off STA、SSTA、电压温度工艺角覆盖。
签核Signoff
28
时序收敛团队协作
前后端交接、时序工程师职责、收敛会议。
协作流程
29
时序收敛的未来趋势
AI驱动EDA、云上分析、开源工具。
趋势未来
30
综合实战项目
RTL到GDS完整收敛流程、实战演练、常见问题。
项目综合