01
卷积神经网络基础
从全连接层到卷积层的演进 · 卷积的数学定义 · 特征图的概念 · 应用场景与设计挑战
基础数学
02
卷积运算的硬件映射
im2col算法原理 · 滑动窗口硬件实现 · 多通道数据流 · 卷积核并行化策略
映射数据流
03
脉动阵列架构基础
脉动阵列概念 · 数据复用与广播 · 经典Systolic Array · 权重/数据固定设计
架构脉动
04
行静态脉动阵列设计
Row-Stationary数据流 · PE单元设计 · 数据调度与缓冲 · 性能模型分析
行静态PE
05
输入输出数据流优化
输入特征图加载 · 输出部分和累加 · 数据重用与带宽优化 · DMA与片外存储
数据流DMA
06
PE微架构设计
乘加器MAC的RTL实现 · 累加器设计 · 流水线划分 · 低功耗PE技巧
RTL低功耗
07
片上存储层次设计
SRAM与Register File · 双缓冲技术 · 存储带宽与吞吐匹配 · Scratchpad Memory
存储双缓冲
08
控制通路设计
FSM控制卷积循环 · 地址生成器 · 配置寄存器与指令解码 · 控制/数据解耦
FSM控制
09
量化与定点数运算
浮点与定点对比 · 量化误差分析 · 定点乘法器设计 · 量化感知训练与硬件协同
量化定点
10
Winograd卷积加速
Winograd算法原理 · F(2x2,3x3)与F(4x4,3x3)硬件实现 · 变换矩阵生成 · 与脉动阵列结合
Winograd算法
11
稀疏卷积加速
权重剪枝与激活稀疏 · 稀疏感知PE · 索引编码与压缩 · 负载均衡
稀疏压缩
12
可重构卷积加速器
CGRA基础 · 可重构PE阵列 · 配置上下文切换 · 动态/静态重构
可重构CGRA
13
NoC在加速器中的应用
NoC拓扑(Mesh/Torus) · 路由算法 · 拥塞控制与QoS · NoC与PE集成
NoC路由
14
数据复用与带宽优化
输入/权重/输出复用 · 循环分块与数据搬移 · Roofline模型分析
复用Roofline
15
流水线设计与吞吐优化
流水线深度选择 · 寄存器插入 · 气泡消除与背压 · 多级流水线平衡
流水线吞吐
16
时钟域与异步设计
多时钟域划分 · CDC同步 · 异步FIFO · 时钟门控与功耗优化
CDC异步
17
验证与仿真策略
RTL仿真环境 · 定向/随机测试 · 覆盖率驱动 · 形式化验证
验证仿真
18
FPGA原型验证
FPGA选型与资源评估 · 实现流程 · 片上调试与ILA · CPU协同验证
FPGA原型
19
综合与时序收敛
逻辑综合流程 · 时序约束 · 关键路径分析 · 综合后仿真
综合时序
20
物理设计基础
布局规划 · 标准单元放置 · 时钟树综合 · 布线及物理验证
物理设计CTS
21
功耗分析与优化
动态/静态功耗 · 功耗估算 · DVFS · 时钟门控与数据门控
功耗DVFS
22
编译器与软件栈
TVM/MLIR映射 · 指令集设计 · 算子库 · 端到端推理流程
编译器TVM
23
性能评估与基准测试
TOPS/FPS/能耗比 · ResNet/MobileNet · 性能模型与仿真器
基准性能
24
典型加速器架构分析
Google TPU v1/v2/v3 · NVIDIA Tensor Core · 华为昇腾DaVinci
TPUTensor Core
25
近存计算与存内计算
Near-Memory架构 · In-Memory原理 · RRAM/SRAM存内计算 · 模拟/数字权衡
近存存内
26
3D集成与先进封装
3D IC应用 · TSV技术 · 微凸点与混合键合 · 热管理挑战
3D IC封装
27
安全与可信计算
侧信道攻击与防御 · 硬件木马检测 · TEE实现 · 安全启动与密钥管理
安全TEE
28
容错与可靠性设计
软/硬错误 · ECC在SRAM中应用 · 三模冗余TMR · 老化感知设计
容错ECC
29
多加速器互联与异构计算
CCIX/CXL协议 · CPU+GPU+NPU · 统一内存与一致性 · 任务调度
异构CXL
30
前沿趋势与未来方向
光计算加速器 · 量子卷积神经网络 · 神经形态计算/SNN · AI for EDA
前沿量子