第四章 上板调试前的准备：原理图检查要点、PCB布局注意事项、电源完整性检查
说实话，很多工程师拿到板子就往实验室跑，恨不得马上插电看波形。我年轻时也这样，结果呢？板子冒烟、信号乱跳、电源纹波大得吓人。后来我学乖了——上电前，先把原理图、PCB、电源这三关过了，能省下至少一半的调试时间。
4.1 原理图检查要点
原理图是SerDes设计的“宪法”。这里出问题，后面全是白干。我个人习惯，检查原理图时重点盯三个地方。
4.1.1 电源与地的连接
SerDes对电源极其敏感。我见过一个项目，原理图上SerDes核电压标的是1.0V，结果PCB上LDO输出设成了1.2V。芯片没烧，但眼图完全睁不开。
- 电压值必须精确：核对每个电源轨的标称值，尤其是PLL和TX/RX的模拟电源。差0.05V都可能出问题。
- 去耦电容别漏：每个电源引脚附近必须有对应的去耦电容。我习惯在原理图上用表格列出每个电容的位置和容值。
- 电源域隔离：数字电源和模拟电源之间，一定要有磁珠或0欧电阻做隔离。别问我为什么，有一次我偷懒直接短接，结果串扰大得离谱。
警告：SerDes的PLL电源引脚，建议使用LC滤波而非单纯磁珠。高频噪声会通过磁珠的寄生电容耦合进去。
4.1.2 差分信号路径
SerDes的核心是差分信号。原理图上看起来简单，但坑不少。
- AC耦合电容：TX和RX之间必须串接AC耦合电容，典型值100nF。位置要靠近发送端。我遇到过电容焊错成10nF的，结果低频分量全被滤掉了。
- 端接电阻：检查差分对的端接电阻是否匹配。100欧差分阻抗，端接电阻也应该是100欧。别用两个50欧串联，那会引入额外的寄生电感。
- ESD保护器件：如果SerDes走线要接到连接器，必须加ESD保护。但注意，ESD器件的寄生电容不能太大，否则会吃掉信号的高频分量。我一般选0.5pF以下的。
小技巧：原理图上，差分对的两根线要画在一起，标注清楚“P”和“N”。别分开画，不然PCB layout时很容易搞错极性。
4.1.3 时钟与复位
SerDes需要参考时钟。时钟不对，一切免谈。
- 时钟频率：核对参考时钟的频率是否与SerDes的PLL设置匹配。比如25MHz还是100MHz，差一点都不行。
- 时钟抖动：SerDes对时钟抖动有严格要求。原理图上要标注清楚时钟源的抖动指标，一般要求RMS抖动小于1ps。
- 复位时序：SerDes的复位信号必须满足芯片手册的时序要求。我习惯在原理图上加一个RC延时电路，确保电源稳定后再释放复位。
4.2 PCB布局注意事项
原理图没问题了，接下来看PCB。SerDes的PCB布局，说白了就是“伺候好高速信号”。
4.2.1 差分对走线
差分对走线是SerDes的命脉。我见过太多板子，因为走线不规范导致眼图闭合。
- 等长控制：差分对内的两根线，长度差要控制在5mil以内。我一般要求layout工程师做到3mil以内。
- 阻抗连续：走线阻抗要控制在100欧±10%。换层时，过孔的阻抗也要匹配。我习惯在过孔旁边加地过孔，减少阻抗突变。
- 避免直角：差分对走线不要走直角或锐角。45度角或圆弧过渡都可以。直角会导致阻抗突变和EMI问题。
重点：差分对之间要保持间距，至少3倍线宽。不然相邻差分对之间会串扰。我一般设5倍线宽，安全第一。
4.2.2 电源与地平面
SerDes需要完整的参考平面。没有完整地平面，信号就像在沼泽地里跑。
- 完整地平面：SerDes走线的正下方，必须是完整的地平面。不要有分割，不要有走线穿过。我见过一个项目，地平面被一条电源线割断了，结果眼图直接报废。
- 电源平面分割：不同电源域之间要分割，但分割线不能穿过高速信号区域。分割线附近要加缝合电容。
- 去耦电容布局：去耦电容要尽量靠近芯片的电源引脚。我习惯把电容放在PCB背面，正对着芯片的电源引脚，这样路径最短。
4.2.3 过孔与换层
过孔是高速信号的“敌人”。每过一个过孔，信号质量就下降一点。
- 减少过孔：SerDes走线尽量少换层。每换一次层，就要加一对过孔。我一般控制在2次以内。
- 过孔尺寸：过孔的孔径和焊盘要匹配。孔径太大，寄生电感大；孔径太小，加工困难。我一般用8mil孔径、16mil焊盘。
- 回流路径：换层时，要确保信号的回流路径连续。我习惯在信号过孔旁边加一个地过孔，让回流电流能顺利通过。
注意：差分对换层时，两个过孔要尽量靠近，且对称放置。不对称会导致差分信号产生共模噪声。
4.3 电源完整性检查
电源完整性，说白了就是确保SerDes吃到的电是干净的。我见过太多板子，信号没问题，但电源纹波大，导致误码率居高不下。
4.3.1 电源纹波与噪声
SerDes对电源纹波极其敏感。尤其是PLL和TX/RX的模拟电源。
- 纹波要求：一般SerDes要求电源纹波小于10mVpp。我习惯留余量，做到5mVpp以内。
- 噪声来源：电源噪声主要来自开关电源的开关噪声和数字电路的同步开关噪声。我一般用LDO给模拟电源供电，开关电源只给数字电源供电。
- 测量方法：用示波器测量电源纹波时，要使用短地弹簧，不要用长地线夹。长地线会引入额外的噪声，测出来的数据不准。
经验之谈：我曾经遇到一个项目，电源纹波只有8mVpp，但SerDes就是不稳定。后来发现是电源的瞬态响应太慢，导致芯片在突发数据传输时电压跌落。换了一个响应更快的LDO，问题解决。
4.3.2 电源阻抗
电源阻抗要足够低，尤其是在SerDes的工作频率范围内。
- 目标阻抗：一般要求电源阻抗小于1欧，直到100MHz。我习惯做到0.5欧以下。
- 去耦网络：用多个不同容值的电容并联，覆盖从低频到高频的阻抗需求。我一般用10uF、100nF、10nF、1nF的组合。
- 仿真验证：上板前，用仿真工具检查电源阻抗曲线。如果某个频率点阻抗过高，要调整去耦电容的布局或容值。
4.3.3 电源时序
SerDes通常有多个电源域，上电和下电的时序有严格要求。
- 上电顺序：一般先给模拟电源上电，再给数字电源上电。具体顺序要查芯片手册。我习惯用电源监控芯片来控制时序。
- 下电顺序：下电顺序与上电相反。先关数字电源，再关模拟电源。不然可能会损坏芯片。
- 电压斜率：电源电压的上升斜率不能太快，也不能太慢。太快会导致浪涌电流，太慢会导致芯片工作不稳定。我一般控制在100us到1ms之间。
总结：上板调试前的准备，说白了就是“三查”——查原理图、查PCB、查电源。这三关过了，上电调试的成功率至少提高80%。剩下的20%，就看你的运气和耐心了。
嗯，这套检查流程我用了快十年，帮我在多个项目中避免了返工。你想想看，与其在实验室里对着示波器抓耳挠腮，不如在原理图和PCB阶段多花点心思。毕竟，SerDes调试最贵的不是仪器，而是你的时间。
一句话总结：原理图是骨架，PCB是肌肉，电源是血液。三者都健康，SerDes才能跑得欢。
可可精品资料库