第1章
FPGA概述
什么是FPGA · FPGA与CPU/GPU对比 · 硬件加速的优势与挑战
基础概念
第2章
开发环境搭建
Vivado/Quartus安装 · 开发板选择 · 第一个LED灯程序
工具上手
第3章
Verilog基础 (上)
模块与端口 · 数据类型(wire/reg) · 组合逻辑(assign/always)
HDL组合
第4章
Verilog基础 (下)
时序逻辑(时钟/复位) · 状态机设计 · 仿真与Testbench
时序FSM
第5章
流水线设计
流水线概念 · 流水线冒险 · 经典案例(乘法器/累加器)
架构性能
第6章
并行计算基础
数据并行与任务并行 · 并行度与资源权衡 · 同步与异步设计
并行设计
第7章
存储架构
BRAM与分布式RAM · FIFO设计 · DDR4接口基础
存储DDR
第8章
DSP与算术运算
定点数表示 · 乘法器与加法树 · CORDIC算法实现
DSP算法
第9章
接口协议 (上)
UART · SPI · I2C的FPGA实现
通信外设
第10章
接口协议 (下)
AXI4-Stream · AXI4-Full · PCIe基础
总线高速
第11章
时序约束
时序分析基础 · 创建时钟与I/O约束 · XDC/SDC文件编写
时序约束
第12章
综合与实现
综合策略 · 布局布线 · 资源利用率优化
实现优化
第13章
功耗优化
动态功耗与静态功耗 · 时钟门控 · 电压缩放策略
低功耗能效
第14章
调试技巧
ChipScope/SignalTap · ILA与VIO · 常见Bug排查
调试验证
第15章
HLS入门
Vivado HLS开发流程 · C/C++转RTL · 优化指令(pipeline/unroll)
HLS高级
第16章
HLS进阶
数组优化 · 接口综合 · 数据流与任务级并行
HLS数据流
第17章
OpenCL on FPGA
OpenCL框架 · 内核编写 · 主机端代码
OpenCL异构
第18章
深度学习加速 (上)
卷积层实现 · 池化层实现 · 全连接层实现
AICNN
第19章
深度学习加速 (下)
量化与压缩 · 稀疏计算 · 典型加速器架构(Eyeriss)
量化稀疏
第20章
图像处理加速
图像滤波 · 边缘检测 · 特征提取的FPGA实现
图像CV
第21章
信号处理加速
FIR/IIR滤波器 · FFT · 数字下变频
DSP信号
第22章
加密与安全
AES · SHA · RSA的硬件加速实现
安全密码
第23章
网络加速
包解析 · 流量分类 · TCP卸载引擎基础
网络TOE
第24章
数据库加速
哈希连接 · 排序 · 聚合操作的FPGA实现
数据库加速
第25章
异构计算系统
CPU+FPGA架构 · 任务划分 · 数据搬运优化
异构系统
第26章
性能评估
吞吐量 · 延迟 · 功耗效率 · Roofline模型
性能分析
第27章
设计方法论
自顶向下设计 · IP复用 · 版本控制与协同
方法流程
第28章
验证与测试
形式验证 · 覆盖率分析 · 硬件在环测试
验证测试
第29章
高级主题
动态部分重配置 · OpenCL与RTL混合设计 · 多FPGA系统
进阶DPR
第30章
项目实战
从需求分析到板级验证的完整加速器设计案例
综合实战