01
DDR基础扫盲
DDR内存的发展历程（SDRAM→DDR5），双倍速率、预取机制，与SRAM的区别。
基础概念
02
DDR物理层信号
数据线DQ、数据选通DQS、地址线、命令线(RAS/CAS/WE)、时钟CK、片选CS。
信号引脚
03
DDR初始化流程
上电时序、复位、时钟稳定、MRS寄存器配置、ZQ校准。
初始化时序
04
读写命令时序
ACTIVATE、READ、WRITE、PRECHARGE、REFRESH命令的时序关系。
命令状态机
05
突发传输与列选
BL8/BC4模式、列地址选通、读写延迟（RL/WL）。
突发延迟
06
时序参数详解
tRCD、tCL、tRP、tRAS、tRC、tRFC的含义与计算。
参数计算
07
眼图与信号完整性
眼图测量方法、张开度与误码率关系、抖动分析。
眼图SI
08
写均衡与读均衡
Write Leveling原理、Read Leveling原理、DQS与CK对齐。
均衡对齐
09
ODT（片上端接）
ODT阻值配置、动态切换、信号反射抑制。
端接信号
10
ZQ校准
ZQ电阻选择、校准命令、校准周期与温度漂移。
校准阻抗
11
DDR控制器架构
AXI接口、命令队列、数据路径、调度策略。
架构控制器
12
时序约束基础
建立时间与保持时间、时钟偏斜、数据有效窗口。
约束STA
13
FPGA中DDR接口设计
MIG核配置、PHY层设置、用户接口时序。
FPGAMIG
14
PCB布局布线要点
等长布线、阻抗控制、电源去耦、参考平面。
PCBLayout
15
仿真验证方法
Pre-layout仿真、Post-layout仿真、时序仿真。
仿真验证
16
调试工具介绍
逻辑分析仪、示波器、眼图仪、DDR协议分析仪。
工具调试
17
常见初始化失败
时钟不稳定、复位时序错误、MRS配置错误。
故障初始化
18
读写数据错误
数据眼图闭合、DQS偏移、ODT不匹配。
数据错误
19
地址/命令错误
建立时间违例、信号反射、拓扑结构问题。
地址命令
20
刷新与自刷新问题
刷新间隔过长、自刷新进入/退出时序。
刷新自刷新
21
温度与电压影响
温度漂移导致时序变化、电压纹波对DDR的影响。
温度电压
22
多片DDR拓扑
Fly-by拓扑、T型拓扑、星型拓扑的优缺点。
拓扑多片
23
DDR功耗优化
低功耗模式、动态电压频率调整、Bank管理。
功耗优化
24
DDR5新特性
决策反馈均衡（DFE）、片上ECC、双通道Bank Group。
DDR5新特性
25
LPDDR与DDR差异
LPDDR低功耗设计、时序特点、应用场景。
LPDDR对比
26
DDR调试流程
从现象到根因的排查方法、二分法定位、对比实验。
调试方法论
27
实战案例1：初始化卡死
时钟与复位问题排查。
实战初始化
28
实战案例2：读写数据偶发错误
ODT与信号完整性优化。
实战数据
29
实战案例3：高温下DDR失效
温度补偿与刷新策略调整。
实战高温
30
总结与进阶
DDR调试知识体系梳理、DDR6展望、学习资源推荐。
总结进阶