01
硬件加速概述
什么是硬件加速、为什么需要硬件加速、硬件加速 vs 软件加速、典型应用场景（AI推理、视频编解码、网络处理）
概念场景
02
项目需求分析
需求文档撰写、性能指标定义（吞吐量、延迟、功耗）、接口协议选择（AXI、PCIe、DDR）、可行性评估
需求指标
03
系统架构设计
顶层模块划分、数据流设计、控制流设计、时钟域与复位策略、功耗预算分配
架构时钟
04
RTL编码规范
Verilog/VHDL编码风格、模块化设计原则、参数化设计、可综合与不可综合代码区分、lint检查工具
RTL规范
05
仿真验证策略
Testbench结构、定向测试与随机测试、覆盖率驱动验证、断言（Assertion）的使用、波形调试技巧
仿真验证
06
逻辑综合入门
综合工具（Design Compiler/Yosys）基本流程、时序约束（SDC）编写、面积与速度的权衡、综合后仿真
综合SDC
07
静态时序分析（STA）
建立时间与保持时间、时序路径分类、时钟抖动与偏移、片上变异（OCV）、时序报告解读
STA时序
08
形式化验证
等价性检查（EC）原理、LEC工具使用、RTL vs 门级网表比对、常见问题与调试
形式化EC
09
低功耗设计
动态功耗与静态功耗、时钟门控（Clock Gating）、电源门控（Power Gating）、多电压域设计、功耗分析工具
低功耗门控
10
可测试性设计（DFT）
扫描链插入、ATPG原理、边界扫描（JTAG）、存储器BIST、测试覆盖率提升
DFT扫描
11
布局布线（P&R）
Floorplan规划、标准单元放置、时钟树综合（CTS）、布线策略、IR Drop分析
P&RCTS
12
物理验证
DRC（设计规则检查）、LVS（版图与原理图一致性）、天线效应检查、金属填充
物理验证DRC
13
时序收敛
Setup Violation修复方法、Hold Violation修复方法、增量编译技术、ECO流程
时序收敛ECO
14
FPGA原型验证
FPGA选型、综合与实现流程、调试核（ChipScope/SignalTap）使用、FPGA与ASIC差异
FPGA原型
15
硬件仿真加速器
Emulation原理、Palladium/Zebu使用流程、软硬件协同仿真、事务级建模（TLM）
仿真加速TLM
16
RTL到GDSII全流程
从RTL到GDS的完整步骤、各阶段交付件、里程碑节点管理、常见陷阱
全流程GDSII
17
IP集成与复用
IP核选型标准、AXI总线互联、VIP（验证IP）使用、IP配置与参数化
IPAXI
18
SoC架构设计
处理器子系统、内存层次结构、外设总线、DMA引擎、中断控制器设计
SoC架构
19
硬件软件接口
设备树（Device Tree）、寄存器映射、中断处理、DMA驱动开发、性能调优
HW/SW驱动
20
性能分析与优化
性能计数器设计、Profiling方法、瓶颈定位、流水线深度调整、并行度提升
性能优化
21
安全硬件设计
信任根（Root of Trust）、安全启动、加密引擎集成、侧信道攻击防护、安全认证
安全信任根
22
机器学习加速器设计
卷积计算单元、数据复用策略、Systolic Array架构、量化与压缩、编译器接口
ML加速器
23
视频编解码加速
H.264/H.265流水线、运动估计模块、熵编码加速、参考帧管理、质量与性能权衡
视频编解码
24
网络数据包处理
可编程交换芯片架构、匹配-动作表（Match-Action）、流量管理、P4语言与硬件映射
网络P4
25
存储控制器设计
NAND Flash控制器、ECC纠错、磨损均衡、NVMe协议加速、FTL算法硬件化
存储NVMe
26
高速串行接口
SerDes原理、PCIe Gen5/6物理层、链路训练、均衡技术、眼图分析
SerDesPCIe
27
芯片测试与特性分析
ATE测试向量生成、良率分析、电压/温度特性扫描、Speed Binning
测试ATE
28
项目文档与版本管理
设计规范文档、验证计划、变更管理、Git/Clearcase使用、Review流程
文档版本
29
团队协作与项目管理
敏捷硬件开发、任务分解、跨团队沟通、里程碑评审、风险管理
协作管理
30
项目总结与复盘
技术复盘模板、常见失败模式、经验教训库、知识传承、持续改进计划
复盘传承