VIP20

本课程属于：020-Vivado 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

轻松搞定FPGA开发环境搭建

📚 共计 30 章节

FPGA是什么：从概念到应用场景

为什么我们需要FPGA？

开发环境概览

主流FPGA厂商（Xilinx/Intel）及其工具链介绍

工具链对比

Vivado安装指南

Windows/Linux双平台详细安装步骤与系统要求

Vivado License配置

如何获取并激活免费/付费License

Quartus Prime安装指南

Windows/Linux双平台详细安装步骤

Quartus License配置

ModelSim与Quartus的License设置技巧

LicenseModelSim

Modelsim/QuestaSim独立安装

仿真工具的安装与环境变量配置

仿真环境变量

开发板驱动安装

常见USB-JTAG驱动（Digilent、FTDI）安装与验证

第一个Vivado工程

创建工程、添加源文件、综合、实现、生成比特流

第一个Quartus工程

创建工程、编写代码、编译、引脚分配、下载

硬件描述语言选择

Verilog vs VHDL，我该学哪个？

代码编辑器推荐

VS Code、Sublime Text的FPGA插件配置

编辑器插件

版本控制入门

Git在FPGA项目中的基本使用与.gitignore配置

Git版本控制

仿真环境搭建

编写第一个Testbench并使用ModelSim/Vivado Simulator仿真

仿真Testbench

波形查看技巧

如何高效使用波形窗口进行调试

时序约束入门

创建基本的时序约束文件（XDC/SDC）

IP核的生成与使用

以时钟IP和FIFO IP为例

在线逻辑分析仪

Vivado ILA与Quartus SignalTap的配置与使用

Tcl脚本基础

用Tcl自动化Vivado/Quartus操作流程

Makefile构建系统

用Makefile管理FPGA编译流程

跨平台开发

在Windows下开发，在Linux服务器上编译

环境变量与路径配置

解决“找不到命令”的常见问题

环境变量路径

第三方工具集成

Synplify、Precision RTL等综合工具的环境配置

第三方综合

常见编译错误（语法、综合、时序）的排查方法

调试错误排查

性能优化工具

Vivado Report与Quartus Report的解读

团队协作环境

如何统一团队开发环境（Docker/虚拟机方案）

FPGA开发板选型

根据项目需求选择合适板卡的建议

从零开始搭建项目目录结构

完整的FPGA项目目录组织

目录结构规范

常见问题FAQ

安装失败、编译报错、下载失败等解决方案

课程总结与下一步学习路线图

回顾与进阶方向

总结路线图