01
时序收敛概述
什么是时序收敛 · 为什么重要 · 挑战 · STA与动态仿真区别
基础概念
02
CMOS工艺基础
MOS管原理 · 标准单元库 · 互连线延迟 · PVT影响
工艺器件
03
标准单元库与工艺角
单元库组成 · SS/TT/FF工艺角 · STA工艺角选择
库PVT
04
时序路径与时钟域
路径组成 · 时钟域概念 · 跨时钟域CDC挑战
时钟CDC
05
建立时间与保持时间
Setup定义与检查 · Hold定义与检查 · 博弈关系
时序检查
06
时序约束基础
create_clock · 生成时钟 · 延迟与不确定性
约束SDC
07
输入输出延迟约束
set_input_delay · set_output_delay · 虚拟时钟
约束IO
08
时序例外约束
伪路径 · 多周期路径 · 最大/最小延迟
例外优化
09
时序分析引擎
PBA与GBA · OCV · AOCV概念
STA引擎
10
时序报告解读
Setup/Hold报告 · 关键路径识别与优化
报告调试
11
时钟树综合(CTS)基础
时钟树概念 · Skew与Jitter · 目标与挑战
CTS时钟
12
时钟树综合策略
H-tree · X-tree · 网格时钟 · 低功耗低偏差
CTS拓扑
13
逻辑综合与优化
综合流程 · 面积速度权衡 · Retiming与寄存器平衡
综合优化
14
物理综合与布局
Floorplanning · 标准单元放置 · 布局阶段优化
布局物理
15
布线与寄生参数
全局/详细布线 · RC提取 · 布线后时序影响
布线寄生
16
时序优化技术(一)
缓冲器插入 · 门尺寸调整 · 逻辑重构
优化单元
17
时序优化技术(二)
VT Swap · 管脚交换 · 路径分组与优先级
优化高级
18
功耗与时序的权衡
动态/静态功耗 · 时钟门控 · 多电压域影响
功耗权衡
19
信号完整性(SI)与串扰
串扰噪声/延迟 · 屏蔽技术 · SI对时序影响
SI串扰
20
IR Drop与电压降
IR Drop原理 · 静态/动态 · 修复方法
电压IR
21
片上波动(OCV)与统计STA
OCV来源 · SSTA概念 · 优势与挑战
OCV统计
22
跨时钟域(CDC)同步
CDC本质 · 双锁存器 · 握手协议 · FIFO同步
CDC同步
23
复位同步与异步处理
异步复位同步释放 · 复位树分析 · 异步信号同步
复位异步
24
时序收敛方法论
迭代流程 · RTL到GDS管理 · ECO流程
流程方法论
25
ECO(工程变更指令)修复
功能ECO · 时序ECO · 金属层ECO · 验证
ECO修复
26
先进工艺节点下的时序挑战
FinFET特性 · 光刻效应 · 随机掺杂波动
先进工艺挑战
27
机器学习在时序收敛中的应用
ML预测关键路径 · 辅助优化 · 前景
MLAI
28
时序收敛工具与脚本
Tcl脚本 · PrimeTime · Tempus使用技巧
工具脚本
29
实战案例一：简单模块全流程
从约束到GDS · 时序收敛全流程
实战案例
30
实战案例二：复杂SoC挑战
SoC时序收敛挑战与解决方案
实战SoC