01
Vitis平台概述
Vitis统一软件平台介绍 · 与传统SDSoC/SDAccel区别 · 开发流程概览
概念入门
02
开发环境搭建
Vitis安装配置 · XRT安装 · 平台文件获取与验证
环境XRT
03
创建第一个Vitis工程
IDE创建Application · 选择Platform · Hello World编译
上手编译
04
理解Vitis执行模型
Host/Kernel分离 · OpenCL API流程 · 数据搬运
架构原理
05
Platform与Shell
Platform组成(P硬件/S软件) · Shell作用 · 静态/动态区域
平台Shell
06
XRT运行时库
xrt::device初始化 · BO管理 · Kernel执行 · 同步操作
XRTAPI
07
Vitis编译器(v++)
v++基本用法 · 编译Host/Kernel · --target选项
编译v++
08
软件仿真(sw_emu)
配置sw_emu · 运行仿真 · 调试Host · 性能分析
仿真调试
09
硬件仿真(hw_emu)
配置hw_emu · RTL仿真原理 · 波形查看 · Kernel调试
仿真RTL
10
硬件编译(hw)
配置hw · 综合实现 · xclbin生成 · 编译优化
编译硬件
11
Linker Configuration
--config链接配置 · 控制Kernel连接 · Global Memory连接
链接配置
12
Global Memory与DDR
Global Memory架构 · 多DDR Bank配置 · 带宽优化 · Bank冲突
DDR优化
13
PLRAM与URAM
BRAM/URAM场景 · PLRAM配置 · URAM配置 · 资源评估
存储资源
14
Stream连接
AXIS接口使用 · Kernel间Stream连接 · 与Memory对比
Stream接口
15
Multiple Compute Units
多CU概念 · 实例化多个CU(--nk) · 负载均衡 · 独立性
CU并行
16
Dataflow流水线
Dataflow编译模式 · 启动间隔(II) · 乒乓操作
流水线优化
17
HLS优化与Vitis
HLS pipeline · array_partition · unroll · pragma使用
HLS优化
18
Host端优化
异步Event · 多命令队列 · 内存映射 · 批量传输
Host性能
19
Profiling与性能分析
XRT Profile报告 · Vitis Analyzer · 瓶颈定位 · 吞吐量/延迟
分析Profile
20
Debugging技巧
XRT_DEBUG日志 · gdb调试器 · 断点调试Kernel · 运行时错误
调试gdb
21
Error Handling
XRT异常处理 · 错误码解读 · xbutil工具 · 硬件恢复
错误xbutil
22
xbutil与xclbinutil
xbutil命令(validate/status/reset) · xclbinutil查看 · 平台查询
工具xbutil
23
多Kernel协作
Kernel依赖 · Event同步 · 链式执行 · 数据流拓扑
协作同步
24
动态重配置
PR原理 · Vitis动态重配置流程 · 动态切换Kernel · 应用场景
PR重配置
25
AI Engine集成
AI Engine与PL协同 · Kernel调用 · 数据接口 · 调试
AIE集成
26
Versal平台调试
Versal架构 · AIE+PL+PS协同调试 · 特有调试命令
Versal调试
27
常见问题与解决方案
编译/链接错误 · 运行时崩溃 · 性能不达标 · 资源超限
FAQ排错
28
实战案例1：图像处理加速
图像滤波Kernel · Host端搬运 · CPU vs FPGA性能对比
实战图像
29
实战案例2：矩阵乘法加速
矩阵分块 · HLS优化 · 带宽分析 · 与cuBLAS对比
实战矩阵
30
课程总结与进阶方向
Vitis技术栈回顾 · Vitis AI介绍 · HLS库 · 社区资源
总结进阶