VIP20
本课程属于:019-Vitis开发 芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA流水线设计架构与工程应用

📚 共计 30 章节
01
流水线基础概念
什么是流水线 · 为什么需要流水线 · 历史与演进
入门核心
02
流水线性能指标
吞吐量 · 延迟 · 加速比 · 效率计算与分析
公式量化
03
经典5级流水线
取指(IF) · 译码(ID) · 执行(EX) · 访存(MEM) · 写回(WB)
基础必学
04
结构冒险
资源冲突本质 · 常见场景 · 哈佛结构/资源复制/停顿
冒险硬件
05
数据冒险
RAW/WAR/WAW · 检测方法 · 数据前递(转发)技术
转发依赖
06
控制冒险
分支预测失败 · 静态/动态预测 · 延迟槽技术
分支预测
07
流水线调度与优化
指令调度 · 循环展开 · 软件流水线
优化编译器
08
多周期流水线
可变延迟指令 · 多周期乘法器/除法器集成
周期算数
09
超标量流水线
多发射架构 · 指令窗口 · 发射队列 · 重排序缓冲(ROB)
高性能乱序
10
超长指令字(VLIW)
VLIW原理 · 编译器调度 · 与超标量对比
VLIW编译
11
动态调度
记分牌 · Tomasulo · 保留站 · 公共数据总线
动态Tomasulo
12
分支预测深度解析
2位饱和计数器 · 两级自适应 · gshare预测器
预测算法
13
乱序执行
基本原理 · 指令窗口与唤醒 · 提交与退休
乱序ROB
14
存储层次与流水线
Cache缺失影响 · 写缓冲 · 非阻塞Cache
存储Cache
15
向量处理器与流水线
向量流水线结构 · 向量长度寄存器 · 链式操作
向量SIMD
16
FPGA上的流水线实现
Verilog/VHDL实现 · 流水线寄存器 · 时序约束
FPGARTL
17
时钟与复位
时钟偏斜影响 · 全局/局部复位 · 异步复位同步释放
时钟复位
18
验证与调试
仿真策略 · 断言检查 · 波形分析 · 性能计数器
验证调试
19
低功耗流水线设计
门控时钟 · 操作数隔离 · DVFS在流水线中的应用
低功耗节能
20
异常与中断
精确异常模型 · 处理流程 · 中断响应优化
异常中断
21
多核与流水线
多核流水线一致性 · 缓存一致性协议影响
多核一致性
22
GPU流水线架构
SIMT模型 · Warp调度 · GPU vs CPU流水线
GPUSIMT
23
深度学习加速器流水线
脉动阵列 · 数据流架构 · 卷积计算流水线优化
AI脉动
24
时序收敛
建立/保持时间 · 关键路径优化 · 流水线级数调整
时序STA
25
高级流水线技术
预测执行 · 值预测 · 预取与预执行
高级推测
26
安全漏洞
熔断(Meltdown) · 幽灵(Spectre) · 侧信道防御
安全漏洞
27
专用处理器流水线
DSP · 网络处理器 · 加密处理器流水线
DSP专用
28
设计工具与流程
HLS高层次综合 · 流水线自动生成 · EDA工具支持
HLSEDA
29
性能评估与基准测试
SPEC CPU · CoreMark · Dhrystone在流水线评估中的应用
基准性能
30
未来流水线技术
量子计算流水线 · 光互连 · 3D堆叠影响
前沿未来