VIP20

本课程属于：019-Vitis开发 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

深度学习卷积加速器实现

📚 共计 30 章节

卷积神经网络基础

从全连接到卷积的动机 · 卷积运算的数学定义 · 特征图与感受野

动机定义感受野

卷积加速器设计概览

架构分类(脉动/空间/时间) · 吞吐量/延迟/能效

脉动阵列空间架构设计指标

数据流与复用策略

输入驻留 · 权重驻留 · 输出驻留 · 无复用策略对比

数据流复用驻留

脉动阵列(Systolic Array)原理

经典Google TPU架构 · 数据流方向与PE单元设计

PE(处理单元)微架构

乘加器设计 · 累加器与寄存器文件 · 本地控制逻辑

乘加器累加器控制逻辑

片上存储层次设计

全局缓冲区 · 本地存储器(Scratchpad) · 双缓冲技术

Global BufferScratchpad双缓冲

数据加载与DMA引擎

DMA控制器设计 · 数据分块(Tiling) · 地址生成逻辑

DMATiling地址生成

卷积循环展开与调度

循环嵌套分析 · 展开因子选择 · 调度策略(WS/IS/OS)

循环展开调度WS/IS/OS

Winograd快速卷积算法

Winograd原理 · F(2x2,3x3)实现 · 硬件映射

Winograd快速卷积硬件映射

稀疏卷积加速

权重剪枝与激活稀疏性 · 稀疏感知数据流 · 跳过零值计算

剪枝稀疏跳过零

量化与低精度计算

INT8/INT4量化原理 · 定点乘法器 · 量化感知训练

批处理归一化(BN)融合

BN计算图融合 · 硬件实现简化 · 推理阶段BN合并

BN融合推理硬件简化

激活函数硬件实现

ReLU变体 · Sigmoid/Tanh LUT近似 · Swish/GELU分段线性

ReLULUT分段线性

池化层加速

最大/平均池化硬件 · 滑动窗口逻辑 · 与卷积流水线结合

池化滑动窗口流水线

全连接层加速

全连接与卷积转换 · 矩阵乘法加速 · 大矩阵分块

FC矩阵乘法分块

多核与多芯片互联

NoC设计 · 芯片间互联(PCIe/HBM) · 数据一致性

编译器与算子映射

TVM/XLA编译器后端 · 算子调度与内存分配 · 自动调优

TVMXLAAuto-tuning

RTL设计与仿真

Chisel/SystemVerilog实现PE阵列 · 仿真验证 · 波形调试

ChiselSystemVerilog波形

综合与时序优化

逻辑综合流程 · 关键路径分析 · 流水线与重定时

综合时序重定时

功耗分析与优化

动态/静态功耗 · 门控时钟 · DVFS

功耗门控时钟DVFS

验证方法论

UVM框架 · 定向/随机测试 · 覆盖率驱动

UVM随机测试覆盖率

FPGA原型验证

FPGA选型 · 加速器部署 · ChipScope/SignalTap调试

FPGA原型调试

ASIC实现与流片

后端设计(布局布线) · 物理验证(DRC/LVS) · 流片注意事项

性能建模与评估

Roofline模型 · 性能计数器 · 延迟与吞吐量分析

Roofline性能计数器吞吐量

经典加速器案例分析

Google TPU v1/v2/v3 · NVIDIA Tensor Core · 昇腾DaVinci

TPUTensor CoreDaVinci

前沿架构探索

近存计算 · 存内计算 · 模拟计算

Near-MemoryIn-Memory模拟

软件模拟器开发

基于Python/C++周期精确模拟 · Trace驱动 · 性能预测

模拟器周期精确Trace

端侧加速器设计

移动端NPU架构 · 功耗约束 · 模型压缩与硬件协同

端侧NPU模型压缩

安全与可靠性

侧信道防御 · 软错误容错(ECC/TMR) · 硬件木马检测

项目实战：从算法到芯片

需求分析 · 架构设计 · RTL实现 · 验证 · 综合 · 评估

完整流程实战芯片