VIP20

本课程属于：018-Vitis 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

硬件加速平台工程构建实战

📚 共计 30 章节

硬件加速概述

什么是硬件加速、为什么需要硬件加速、硬件加速 vs 软件加速、典型应用场景（AI推理、视频编解码、网络处理）。

FPGA基础入门

FPGA架构（LUT、FF、BRAM、DSP）、FPGA开发流程、主流FPGA厂商（Xilinx/Intel）及工具链。

架构工具链

硬件描述语言基础 (Verilog)

模块化设计、组合逻辑与时序逻辑、always块与assign语句、仿真与测试平台。

硬件描述语言进阶 (Verilog)

状态机设计、FIFO实现、跨时钟域同步、流水线设计技巧。

HLS（高层次综合）入门

HLS概念、Vivado HLS开发流程、C/C++到RTL的转换、优化指令（pipeline、unroll、array_partition）。

HLS实战：矩阵乘法加速

矩阵乘法算法分析、HLS实现与优化、性能评估（吞吐量、延迟、资源利用率）。

OpenCL异构计算模型、平台模型与执行模型、内存模型、编写第一个OpenCL程序。

OpenCL FPGA加速

Xilinx SDAccel/SDSoC环境搭建、OpenCL内核编写与优化、主机端代码编写、数据传输优化。

RTL级流水线设计

流水线原理、经典5级流水线CPU设计、流水线冒险（结构冒险、数据冒险、控制冒险）、冒险解决技术。

AXI总线协议

AXI4-Stream、AXI4-Full、AXI4-Lite协议详解、握手信号、通道与事务、AXI互联与桥接。

DMA（直接内存访问）设计

DMA工作原理、Scatter-Gather DMA、AXI DMA IP核使用、性能调优。

DMAScatter-Gather

DDR内存控制器

DDR3/DDR4基本原理、MIG IP核配置、读写时序、带宽计算与优化。

PCIe接口基础

PCIe体系结构（物理层、数据链路层、事务层）、配置空间、BAR空间、DMA与MSI中断。

PCIe DMA引擎设计

基于XDMA IP核的DMA引擎、描述符链管理、中断处理、吞吐量测试。

视频处理流水线

视频接口标准（HDMI、MIPI）、视频格式（RGB、YUV）、色彩空间转换、缩放与滤波。

视频编解码加速

H.264/H.265基本原理、运动估计与补偿、熵编码、FPGA加速架构设计。

AI推理加速基础

神经网络基础（CNN、RNN）、量化与定点数、卷积层与全连接层的硬件实现。

AI推理加速器设计

脉动阵列（Systolic Array）架构、数据复用策略、权重存储与加载、激活函数实现。

脉动阵列加速器

网络处理加速

网络协议栈（TCP/IP offload）、包分类与过滤、哈希表与TCAM、流量管理。

NVMe协议基础、NVMe控制器设计、FTL（闪存转换层）加速、RAID加速。

加密与安全加速

AES、RSA、SHA算法硬件实现、真随机数发生器（TRNG）、安全启动与信任根。

时序分析与约束

静态时序分析（STA）基础、建立时间与保持时间、时序约束（create_clock、set_input_delay等）、时序收敛技巧。

功耗分析与优化

动态功耗与静态功耗、功耗估算方法、时钟门控、操作数隔离、电压频率调节。

验证方法论

UVM基础、功能覆盖率、断言（SVA）、形式化验证简介、硬件/软件协同验证。

调试与性能分析

ChipScope/ILA使用、逻辑分析仪、性能计数器、Profiling与瓶颈分析。

多FPGA系统设计

多FPGA互联拓扑（Ring、Mesh、Torus）、片间通信协议（Aurora、GTH）、全局时钟与同步。

硬件加速平台集成

SoC架构（Zynq/Versal）、ARM+FPGA异构编程、Linux驱动开发、用户空间与内核空间交互。

云上FPGA加速

AWS F1实例、阿里云F3实例、OpenCL on Cloud、弹性伸缩与计费模型。

项目实战：实时视频AI分析系统

系统需求分析、架构设计、模块划分、集成与调试、性能评估。

前沿趋势与展望

Chiplet技术、RISC-V与硬件加速、存算一体、量子计算与硬件加速、课程总结与学习路径建议。