第1章
SerDes技术概述
什么是SerDes · 在FPGA中的作用 · 与传统并行接口对比
基础入门
第2章
SerDes核心架构
发送端PISO · 接收端SIPO · 时钟数据恢复CDR
架构原理
第3章
高速串行链路基础
差分信号 · 预加重/均衡 · 眼图与BER
信号完整性
第4章
FPGA中的SerDes硬核
Xilinx GTH/GTY · Intel Transceiver · 硬核vs软核
硬核选型
第5章
SerDes IP核配置实战(一)
Vivado IP Catalog · GTH Transceiver · 线速率/参考时钟
IP核Vivado
第6章
SerDes IP核配置实战(二)
TX/RX数据通路 · 8B/10B编码 · CRC · 时钟缓冲区
编码时钟
第7章
SerDes IP核配置实战(三)
QPLL/CPLL · 通道绑定 · 复位序列
PLL绑定
第8章
时钟架构详解
参考时钟源 · 抖动要求 · 时钟分发 · LMK配合
时钟抖动
第9章
PCB设计要点
高速走线 · 过孔回流 · 电源完整性
PCBLayout
第10章
SerDes调试工具与方法
IBERT原理 · Vivado IBERT · 眼图扫描
调试IBERT
第11章
IBERT实战演练
创建工程 · 扫描参数 · 浴盆曲线/眼图张开度
实战眼图
第12章
协议基础
8B/10B · 64B/66B · 扰码技术
编码协议
第13章
自定义协议设计
帧同步/Comma检测 · 链路训练 · 数据包封装
自定义同步
第14章
Aurora协议详解
Aurora 8B/10B · IP核配置 · 流控制/错误处理
Aurora协议
第15章
Aurora协议实战
点对点通信 · 用户接口读写 · 吞吐量测试
实战Aurora
第16章
JESD204B协议基础
ADC/DAC应用 · 链路/传输层参数 · 确定性延迟
JESD204B转换器
第17章
JESD204B协议实战
IP核配置 · SYSREF/SYNC · 多链路同步
实战同步
第18章
PCIe协议基础
分层架构 · Gen1/2/3速率 · PCIe与SerDes
PCIe总线
第19章
PCIe硬核应用
Xilinx PCIe IP · DMA引擎 · 链路训练状态机
硬核DMA
第20章
SATA/SAS协议基础
物理层/链路层 · OOB检测 · FPGA实现思路
SATA存储
第21章
以太网SerDes应用
1000BASE-X / 10GBASE-R · PCS/PMA层
以太网PCS
第22章
多通道同步技术
通道偏斜(Skew) · 确定性延迟 · 数据对齐
同步多通道
第23章
SerDes功耗分析与优化
线速率功耗 · 动态功耗管理 · 散热设计
功耗优化
第24章
信号完整性(SI)基础
S参数/回波损耗 · 串扰 · HyperLynx仿真
SI仿真
第25章
SerDes测试与认证
合规性测试 · 抖动分离 · BERT使用
测试认证
第26章
高级主题
PAM4 vs NRZ · FEC · 112Gbps展望
前沿PAM4
第27章
FPGA SerDes设计流程总结
需求分析到板级验证 · 常见陷阱与规避
流程方法论
第28章
案例研究(一)
高速数据采集系统 · JESD204B + FPGA
案例数据采集
第29章
案例研究(二)
FPGA-to-FPGA高速通信 · Aurora协议
案例通信
第30章
课程总结与进阶路径
学习路线图 · 推荐书籍/参考设计 · 社区资源
总结进阶