01
时序收敛概述
什么是时序收敛 · 重要性 · 挑战
概念入门
02
静态时序分析基础
STA基本概念 · 路径类型 · 建立/保持时间
STA核心
03
时序约束入门
时钟约束 · 输入/输出延迟 · 时序例外
约束SDC
04
时序报告解读
Setup/Hold分析 · 关键路径识别
报告调试
05
时序路径分类
reg-to-reg · 输入/输出路径 · I/O路径
路径分类
06
时钟特性分析
偏斜 · 抖动 · 延迟 · 占空比失真
时钟jitter
07
组合逻辑优化
逻辑级数 · 重组 · 资源共享 · 平衡
组合优化
08
寄存器优化技术
流水线 · 重定时 · 复制 · 扫描链
寄存器retiming
09
物理设计对时序的影响
布局 · 布线 · 拥塞影响
物理拥塞
10
时钟树综合
结构 · 优化 · 平衡 · 功耗
CTS时钟树
11
多时钟域时序
跨时钟同步 · 异步FIFO · CDC · 亚稳态
CDC异步
12
时序例外处理
伪路径 · 多周期 · 最大/最小延迟
例外约束
13
片上变异分析
工艺角 · OCV · AOCV/SOCV
OCV工艺
14
功耗与时序权衡
电压缩放 · 功耗优化 · 平衡策略
功耗权衡
15
时序收敛策略
顶层规划 · 迭代 · ECO · 检查清单
策略ECO
16
综合阶段时序优化
综合策略 · 约束 · 优化技巧 · 评估
综合优化
17
布局阶段时序优化
布局策略 · 关键路径 · 评估 · 技巧
布局优化
18
布线阶段时序优化
布线策略 · 关键路径 · 评估 · 技巧
布线优化
19
时序收敛工具使用
PrimeTime · Tempus · Innovus · Vivado
工具EDA
20
脚本化时序分析
TCL脚本 · 自动化 · 报告生成 · 批量
TCL脚本
21
时序收敛方法论
自顶向下 · 自底向上 · 分层 · 模块化
方法论设计
22
高速接口时序
DDR · SerDes · 源同步 · 接口收敛
接口高速
23
低功耗设计时序
多电压域 · 电源门控 · DVFS · 约束
低功耗DVFS
24
先进工艺节点时序
FinFET · 7nm/5nm · 工艺建模 · 变化应对
先进工艺FinFET
25
时序收敛案例分析
Setup/Hold违例 · 多时钟域 · 大规模芯片
案例实战
26
时序收敛调试技巧
波形调试 · 路径追踪 · 原因分析 · 验证
调试技巧
27
时序收敛自动化
自动化流程 · 机器学习 · 智能ECO
自动化ML
28
时序收敛团队协作
版本管理 · 时序数据库 · 评审流程
团队协作
29
时序收敛最佳实践
设计规范 · 检查清单 · 常见陷阱 · 经验
最佳实践规范
30
时序收敛未来趋势
AI辅助 · 云上分析 · 新架构 · 行业趋势
未来趋势