VIP20
本课程属于:017-Verilog开发 芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Verilog基础语法快速入门

📚 共计 30 章节
01
Verilog入门
数字电路设计简介 · Verilog历史与作用 · 模块化设计思想 · 第一个Verilog程序(半加器)
基础概念
02
开发环境搭建
Vivado/Quartus安装指南 · 工程创建流程 · 仿真与综合概念 · ModelSim/Questa基本使用
工具环境
03
模块与端口
module/endmodule结构 · input/output/inout定义 · 端口位宽声明 · 模块实例化基础
语法结构
04
数据类型(上)
wire类型详解 · reg类型详解 · 两者区别与选择 · 向量(vector)声明
类型wire/reg
05
数据类型(下)
integer, real, time · parameter与localparam · 常量定义与宏`define · 数组与存储器建模
类型常量
06
运算符(上)
算术运算符(+ - * / %)· 关系运算符(> < >= <=)· 等式运算符(== != === !==)· 逻辑运算符(&& || !)
运算符算术
07
运算符(下)
位运算符(& | ~ ^)· 归约运算符 · 移位运算符(<< >> >>>)· 条件运算符(?:)· 拼接运算符({})
运算符位运算
08
连续赋值
assign语句 · 隐式连续赋值 · 连续赋值与wire的关系 · 驱动强度与延迟
赋值组合
09
过程块(上)
always块基础(@敏感列表)· 组合逻辑建模(电平敏感)· 时序逻辑建模(边沿敏感)· 阻塞赋值与非阻塞赋值(= vs <=)
过程块always
10
过程块(下)
initial块 · always块进阶(多个事件控制)· 命名块与disable · generate块基础
过程块initial
11
结构化建模
模块实例化(位置映射与名称映射)· 层次化设计 · 设计层次与模块复用 · generate-for实例化
建模层次
12
行为级建模(上)
if-else语句 · case/casez/casex语句 · 条件语句综合陷阱 · 避免锁存器(latch)
行为级条件
13
行为级建模(下)
for循环 · while循环 · repeat循环 · forever循环 · 循环的可综合性分析
行为级循环
14
任务与函数
function定义与调用 · task定义与调用 · function与task区别 · 自动递归(automatic)
任务函数
15
时序逻辑基础
D触发器建模 · 寄存器建模 · 计数器设计(二进制/BCD)· 移位寄存器
时序寄存器
16
状态机设计(上)
状态机概念 · Moore型状态机 · Mealy型状态机 · 三段式状态机写法
FSM状态机
17
状态机设计(下)
状态编码(二进制/格雷码/独热码)· 状态机综合优化 · 常见错误 · FSM实例(序列检测器)
FSM编码
18
组合逻辑设计
多路选择器(MUX)· 译码器与编码器 · 加法器(半加/全加/超前进位)· 比较器
组合运算
19
存储器设计
单端口RAM建模 · 双端口RAM建模 · ROM建模 · FIFO基本概念
存储RAM
20
仿真与验证基础
testbench结构 · 时钟与复位生成 · $display/$monitor/$time · $readmemh/$readmemb
仿真验证
21
仿真控制
$stop/$finish · $dumpfile/$dumpvars(VCD)· force/release · 仿真延迟控制(#delay)
仿真控制
22
系统函数与编译指令
$clog2 · $signed/$unsigned · `timescale · `include · `ifdef/`ifndef
系统函数编译
23
可综合设计原则
可综合与不可综合结构 · 同步设计原则 · 避免竞争冒险 · 时钟域与复位策略
综合原则
24
常见设计实例(上)
分频器(偶数/奇数/小数分频)· 脉冲边沿检测 · 按键消抖 · 串并转换
实例分频
25
常见设计实例(下)
CRC校验 · LFSR(线性反馈移位寄存器)· PWM生成 · SPI接口简化实现
实例通信
26
接口与总线基础
单向与双向信号 · 三态门建模 · 简单总线结构 · AXI-Stream简化概念
总线接口
27
低功耗设计概念
时钟门控(clock gating)· 门控时钟建模 · 操作数隔离 · 功耗评估基础
低功耗门控
28
综合与实现
逻辑综合流程 · 时序约束基础(create_clock/set_input_delay)· 综合报告解读 · 面积与速度权衡
综合时序
29
调试技巧
仿真波形分析 · 断言(assertion)基础 · 形式化验证简介 · 常见RTL Bug排查
调试断言
30
项目实战
设计流程回顾 · 模块划分技巧 · 代码风格规范(命名/注释/对齐)· 版本管理(Git)基础
实战规范