模块与端口：Verilog设计的“黑盒子”哲学

做数字IC设计这些年，我越来越觉得模块化设计就像搭积木。每个模块都是一个黑盒子，只通过端口与外界通信。今天咱们就来聊聊这个最基础也最重要的概念——module与端口。

module/endmodule：你的第一个“黑盒子”

每个Verilog设计都从module开始，到endmodule结束。这就像给电路画了个框，框里是你的逻辑，框外是别人看到的接口。

module counter (
    input  clk,
    input  rst_n,
    output reg [3:0] count
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            count <= 4'd0;
        else
            count <= count + 1'b1;
    end
endmodule

你看，这个计数器模块就三个端口：时钟、复位、计数值。至于内部怎么实现的，外部根本不用关心。这就是模块化的精髓——高内聚、低耦合。

我的习惯：每个文件只放一个module，文件名和模块名保持一致。这样找代码时特别方便，团队协作也不会乱。

端口定义：input、output、inout

端口说白了就是模块的“手脚”。Verilog给了我们三种类型：

端口类型	方向	典型用途
input	输入	时钟、复位、数据输入
output	输出	计数值、状态信号
inout	双向	数据总线、I2C的SDA

嗯，这里要注意inout端口。我在项目中遇到过好几次新手把双向端口当普通输出用，结果仿真时数据冲突得一塌糊涂。双向端口必须配合三态门使用，像这样：

module bidir (
    inout data_bus,
    input dir,      // 1:输出, 0:输入
    input [7:0] data_out
);
    assign data_bus = dir ? data_out : 8'bz;
endmodule

我曾经踩过的坑：inout端口在FPGA中要慎用。内部逻辑用双向端口，综合时很容易出问题。能用分开的输入输出，就别偷懒用inout。

端口位宽声明：别让数据“漏”了

端口位宽声明，说白了就是告诉编译器你的数据有多宽。写法其实很灵活：

// 方式一：在端口列表中声明
module adder (
    input  [7:0] a, b,
    output [8:0] sum
);

// 方式二：分开声明（老式写法，现在不推荐）
module adder (a, b, sum);
    input  [7:0] a, b;
    output [8:0] sum;
endmodule

我个人强烈推荐方式一。为什么？因为一眼就能看到端口和位宽，不用上下翻代码。你想想看，一个几百行的模块，端口声明和端口列表分开，找起来多费劲。

位宽匹配是个容易忽略的细节。比如你定义了一个output [7:0] data，但内部赋值时用了data = 16'h1234，高位就会被截断。我曾经调试一个图像处理模块，花了两天才发现是位宽不匹配导致的图像花屏——高位数据全丢了。

模块实例化：把积木拼起来

模块写好了，怎么用？实例化呗。就像你画好了一个芯片的版图，现在要把它放到系统中去。

// 先定义顶层模块
module top (
    input  clk,
    input  rst_n,
    output [3:0] led
);

    wire [3:0] count;

    // 实例化计数器
    counter u_counter (
        .clk    (clk),
        .rst_n  (rst_n),
        .count  (count)
    );

    // 实例化LED驱动
    led_driver u_led (
        .count  (count),
        .led    (led)
    );

endmodule

看到u_counter和u_led了吗？这就是实例化后的模块名称。我习惯用u_前缀，这样一眼就能看出是实例化的子模块。

    实例化的两种连接方式：
    按名称连接（推荐）： .端口名(连线) —— 顺序无所谓，可读性好
按顺序连接： 模块名 实例名(连线1, 连线2, ...) —— 必须和端口声明顺序一致，容易出错

我刚开始做设计时用过按顺序连接，结果有一次修改了端口顺序，忘了改实例化代码，仿真跑了两天才发现问题。从那以后，我再也不用按顺序连接了。你想想看，按名称连接多写几个字，换来的是代码的可维护性，这笔账怎么算都划算。

知识体系速览

下面这张图是我自己总结的模块与端口知识体系，画出来方便你理解：

这张图把模块与端口的核心知识点串起来了。你看，从module出发，分支出端口定义、位宽声明、实例化三大块。每一块又有自己的子知识点。学习时按这个脉络走，思路会清晰很多。

我的建议：刚开始学Verilog时，先别急着写复杂逻辑。把模块的“壳”写好——端口定义清楚、位宽声明准确、实例化规范。壳做好了，里面的逻辑自然水到渠成。

好了，模块与端口就聊到这儿。记住一句话：好的模块设计，就像好的函数接口——别人不用看内部实现，就知道怎么用。下次写代码时，多花几分钟把端口定义清楚，后面调试能省下大把时间。

📚 课程目录

模块与端口：Verilog设计的“黑盒子”哲学

module/endmodule：你的第一个“黑盒子”

端口定义：input、output、inout

端口位宽声明：别让数据“漏”了

模块实例化：把积木拼起来

知识体系速览