01
RTL设计概述
什么是RTL · RTL在芯片设计流程中的位置 · 高质量RTL的重要性
概念芯片流程
02
开发环境搭建
Linux基础命令 · VCS/Verilator仿真工具安装 · GTKWave波形查看
工具Linux
03
Verilog基础语法 (上)
模块结构 · 端口定义 · 数据类型(wire/reg) · 参数化设计
语法Verilog
04
Verilog基础语法 (下)
always块 · assign语句 · 阻塞与非阻塞赋值 · 运算符
语法赋值
05
组合逻辑设计
基本门电路 · 多路选择器 · 加法器 · 编码器/译码器
组合门电路
06
时序逻辑设计
触发器原理 · 同步/异步复位 · 寄存器 · 计数器 · 分频器
时序触发器
07
状态机设计 (FSM)
Moore机与Mealy机 · 三段式写法 · 状态编码(二进制/格雷码/独热码)
FSM状态机
08
存储器设计
单口RAM · 双口RAM · FIFO(同步/异步) · ROM
存储FIFO
09
接口协议基础 (上)
握手协议(valid-ready) · UART协议 · SPI协议
协议UARTSPI
10
接口协议基础 (下)
I2C协议 · AXI4-Stream协议 · APB协议
I2CAXI4APB
11
代码风格与命名规范
文件命名 · 模块命名 · 信号命名 · 参数命名 · 注释规范
规范命名
12
可综合与不可综合代码
可综合RTL子集 · 不可综合结构(initial/delay/force) · 仿真专用代码隔离
综合仿真
13
同步设计原则
单时钟域设计 · 避免组合逻辑环路 · 避免锁存器(latch)推断
同步latch
14
时钟与复位设计
时钟树概念 · 门控时钟 · 异步复位同步释放 · 多时钟域同步器
时钟复位
15
跨时钟域处理 (CDC)
单比特同步器 · 双锁存器 · 握手同步 · 异步FIFO深度计算
CDC同步器
16
低功耗设计技巧
时钟门控 · 操作数隔离 · 多电压域 · 功耗状态管理
低功耗门控
17
面积与性能优化
资源共享 · 流水线设计 · 关键路径优化 · 寄存器平衡
优化流水线
18
可测试性设计 (DFT)
扫描链插入 · BIST · 边界扫描 · 测试覆盖率
DFT测试
19
仿真验证基础
Testbench结构 · 时钟/复位生成 · 自检机制(scoreboard) · 覆盖率收集
验证TB
20
断言与形式验证
SVA断言基础 · 断言分类(立即/并发) · 形式验证工具简介
断言SVA
21
综合与时序分析
逻辑综合流程 · 时序约束(SDC) · 建立/保持时间 · STA基础
综合STA
22
RTL Lint检查
lint工具使用 · 常见lint错误(未使用信号/位宽不匹配/组合反馈) · 代码质量评分
Lint质量
23
版本控制与协作
Git基础操作 · 分支策略 · Code Review流程 · ChangeLog编写
Git协作
24
设计文档撰写
架构文档 · 接口文档 · 微架构文档 · 文档模板与工具
文档规范
25
IP复用与封装
IP打包规范 · 接口标准化 · 参数化配置 · IP-XACT简介
IP复用
26
项目实战：简单CPU设计 (上)
指令集定义 · 取指/译码/执行阶段 · 寄存器堆设计
CPU实战
27
项目实战：简单CPU设计 (下)
流水线冒险处理 · 控制单元 · 仿真与调试
CPU流水线
28
项目实战：AHB-to-APB桥设计
协议转换 · 地址译码 · 状态机实现 · 验证环境搭建
AHBAPB桥
29
项目实战：图像处理加速器
行缓冲设计 · 卷积计算单元 · 数据流控制 · 性能评估
加速器图像
30
职业发展与进阶
RTL工程师技能树 · 面试常见问题 · 学习资源推荐 · 开源项目参与
职业进阶