VIP20

本课程属于：013-PLL时钟 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

PLL时钟接口握手实战

📚 共计 30 章节

PLL基础概念

什么是PLL · 主要参数（频率、相位噪声、锁定时间）· 在数字系统中的作用

频率锁定时间

时钟接口分类

单端时钟与差分时钟 · 全局时钟与局部时钟 · 时钟树的概念

差分时钟树

握手信号基础

同步握手与异步握手 · valid-ready握手协议 · 握手时序要求

valid-ready时序

PLL输出时钟的相位关系

多相时钟输出 · 相位对齐 · 相位偏移

时钟域交叉（CDC）基础

什么是CDC · CDC问题的本质 · 亚稳态的产生

单比特同步器

两级触发器同步器 · 三级触发器同步器 · 同步器的MTBF计算

多比特同步策略

格雷码编码 · FIFO同步 · 握手同步

PLL配置接口设计

SPI/I2C配置接口 · 配置寄存器设计 · 配置时序分析

PLL锁定检测电路

锁定检测原理 · 锁定检测电路实现 · 锁定超时处理

时钟门控与使能

时钟门控电路 · 时钟使能信号 · 门控时钟的毛刺问题

PLL复位与初始化

复位策略 · 初始化序列 · 复位同步

复位初始化

时钟切换电路（Glitch-free MUX）

无毛刺切换原理 · 切换电路实现 · 切换时序

分频与倍频电路

整数分频 · 小数分频 · 倍频电路实现

相位插值器

相位插值原理 · 插值精度 · 应用场景

时钟抖动与相位噪声

抖动分类 · 相位噪声测量 · 对系统的影响

抖动相位噪声

PLL动态重配置

动态改变频率 · 动态改变相位 · 重配置时序

动态重配置

多PLL同步策略

多PLL相位同步 · 级联PLL · 同步参考源

时钟域划分与设计

合理划分时钟域 · 跨时钟域路径分析 · 设计规范

时钟域划分

异步FIFO设计

FIFO深度计算 · 空满判断 · 格雷码指针

握手同步器设计

请求-确认握手 · 握手状态机 · 握手时序优化

握手状态机

PLL输出时钟质量评估

眼图分析 · 抖动容限 · BER测试

低功耗时钟设计

时钟门控策略 · 动态频率调整 · 功耗与性能权衡

低功耗门控

时钟树综合（CTS）

CTS目标 · 时钟树结构 · 时钟偏差

PLL布局布线注意事项

模拟与数字隔离 · 电源去耦 · 敏感信号保护

仿真验证策略

PLL行为模型 · 时序仿真 · 后仿真

FPGA中PLL的使用

FPGA PLL原语 · 动态配置 · 资源利用

ASIC中PLL的设计流程

PLL选型 · 集成 · sign-off检查

常见PLL故障与调试

锁定失败 · 频率偏差 · 相位失配

高速接口中的PLL应用

DDR接口 · SerDes接口 · 时钟恢复

PLL发展趋势

全数字PLL · 注入锁定PLL · 低抖动PLL技术

全数字低抖动