01
PLL基础概念
什么是PLL · 核心组成 · 工作原理
鉴相器环路滤波器VCO
02
PLL关键性能指标
锁定时间 · 相位噪声 · 抖动 · 频率范围 · 功耗
jitterphase noise
03
环路带宽与稳定性
带宽定义 · 相位裕度 · 稳定性判据 · 锁定时间
相位裕度带宽
04
相位噪声分析
噪声来源 · 模型 · 系统影响
PN模型
05
抖动分析
随机抖动 · 确定性抖动 · 与相位噪声关系
RJDJ时序
06
锁定时间优化
影响因素 · 快速锁定 · 锁定检测
动态带宽频率预置
07
电荷泵设计
电流匹配 · 噪声 · 线性度 · 失配补偿
CP线性度
08
环路滤波器设计
无源/有源 · 阶数选择 · 元件值 · 噪声优化
滤波器无源有源
09
压控振荡器 (VCO) 设计
LC-VCO · 环形VCO · 调谐范围 · 相位噪声优化
VCOLC环形
10
分频器设计
整数/小数分频 · 多模分频 · 功耗与速度
分频器MMD
11
小数N分频PLL
Sigma-Delta调制 · 小数杂散 · 量化噪声整形
SDM小数杂散
12
数字PLL (ADPLL)
数字架构 · TDC · 数字环路滤波器 · 优势与挑战
ADPLLTDC
13
PLL的电源噪声抑制
电源噪声影响 · 片上LDO · 滤波 · PSRR优化
PSRRLDO
14
PLL的版图设计
关键模块布局 · 屏蔽隔离 · 电源网络 · 寄生控制
版图屏蔽
15
PLL的仿真方法
瞬态 · 相位噪声 · 抖动 · 蒙特卡洛
仿真蒙特卡洛
16
PLL的测试与测量
锁定时间 · 相位噪声 · 抖动 · 频谱分析
测试频谱
17
PLL的校准技术
频率校准 · 增益校准 · 相位校准 · 温度补偿
校准温度补偿
18
多相时钟生成
多相PLL · 相位插值器 · 多相应用
多相插值
19
时钟分配网络
时钟树 · 缓冲器 · 偏斜控制 · 抖动累积
时钟树偏斜
20
PLL的功耗优化
低功耗VCO · DVFS · 功耗与性能权衡
低功耗DVFS
21
PLL的噪声建模
LTI模型 · LTV模型 · 噪声传递函数
LTILTVNTF
22
PLL的Verilog-A建模
行为级模型 · 快速仿真 · 精度与速度
Verilog-A行为模型
23
PLL的片上测试电路 (BIST)
BIST架构 · 频率测量 · 抖动测量
BIST测试
24
PLL的可靠性设计
工艺角 · 温度效应 · 老化 · 冗余设计
可靠性老化
25
PLL在SerDes中的应用
CDR · 多通道同步 · 抖动容限
SerDesCDR
26
PLL在射频收发机中的应用
本振生成 · 载波同步 · 频率合成
射频本振
27
PLL在SoC中的应用
多时钟域 · 动态时钟切换 · 时钟门控
SoC门控
28
PLL的先进工艺挑战
FinFET · 低电压设计 · 工艺波动补偿
FinFET先进工艺
29
PLL的故障诊断与调试
常见故障 · 调试方法 · 案例分析
调试故障
30
PLL设计实例
从规格定义到流片验证的全流程案例
实例流片