01
拥塞分析基础
什么是PDN拥塞？PDN网络拓扑与电流密度分布。
基础电流密度
02
IR Drop与拥塞的关联
静态IR Drop vs 动态IR Drop，拥塞如何加剧IR Drop。
IR Drop动态
03
电源网格设计原则
网格间距、线宽、金属层选择对拥塞的影响。
网格线宽
04
拥塞区域识别
基于电流密度热图的定位方法，EDA工具实操。
热图EDA
05
疏导策略总览
增加电源strap、调整via stack、优化power switch。
strapvia
06
Strap宽度与间距优化
如何通过加宽strap降低局部电流密度。
strap宽度
07
Via Stack 设计
多层via堆叠对降低电阻和拥塞的作用。
via堆叠
08
Power Switch 布局
switch cell的摆放密度与拥塞的关系。
switch布局
09
区域化供电
针对高功耗模块的独立供电环设计。
供电环高功耗
10
DVFS对PDN的影响
动态电压频率调整（DVFS）场景下的拥塞变化。
DVFS动态
11
去耦电容（Decap）的放置
Decap如何缓解瞬态电流拥塞。
Decap瞬态
12
电源域划分
多电压域设计中的PDN疏导挑战。
电压域划分
13
顶层金属资源分配
顶层厚金属的合理使用与拥塞缓解。
厚金属顶层
14
电流均衡技术
通过调整标准单元分布来均衡电流。
均衡标准单元
15
热感知PDN设计
温度对金属电阻的影响，热与拥塞的耦合。
热电阻
16
EM（电迁移）与拥塞
EM约束下的PDN设计裕量。
EM电迁移
17
早期PDN规划
在floorplan阶段预判拥塞区域。
floorplan预判
18
基于机器学习的拥塞预测
ML模型辅助PDN优化。
ML预测
19
Redhawk/Voltus工具实操
PDN仿真与拥塞分析流程。
EDA仿真
20
脚本自动化
Tcl/Python脚本批量修改PDN参数。
TclPython
21
案例1：高性能CPU核心
高性能CPU核心的PDN疏导方案。
CPU案例
22
案例2：GPU显存控制器
GPU显存控制器的拥塞解决实战。
GPU显存
23
案例3：低功耗IoT芯片
低功耗IoT芯片的PDN优化。
IoT低功耗
24
案例4：3D IC堆叠
3D IC堆叠中的TSV与PDN拥塞。
3D ICTSV
25
案例5：汽车电子芯片
汽车电子芯片的可靠性PDN设计。
汽车可靠性
26
PDN疏导的DFM规则
制造规则对PDN布局的限制。
DFM制造
27
Signoff检查
PDN疏导后的IR Drop与EM signoff标准。
SignoffIR Drop
28
MPW中的PDN共享策略
多项目晶圆（MPW）中的PDN共享策略。
MPW共享
29
未来趋势：先进工艺
先进工艺（3nm/2nm）下的PDN挑战。
3nm2nm
30
课程总结与最佳实践清单
30条PDN疏导黄金法则。
总结黄金法则