一、拥塞分析基础：什么是PDN拥塞？PDN网络拓扑与电流密度分布
各位同学好，我是老李。在芯片后端干了十几年，PDN（Power Delivery Network）这块儿踩过的坑，说实话，比我吃过的盐还多。今天咱们就来聊聊PDN拥塞这个事儿。
先问大家一个问题：你想想看，一个芯片里成千上万个标准单元，它们同时要用电，这电是怎么送过去的？
嗯，就是靠PDN。说白了，PDN就是芯片的“供电血管网”。从顶层的电源焊盘（C4 bump或者VDD/VSS pad），一路往下，经过顶层金属、中间层金属、底层金属，最后送到每个标准单元的电源引脚上。
1.1 什么是PDN拥塞？
PDN拥塞，简单粗暴地讲，就是“路太窄，车太多”。
我举个例子。你在早高峰开车上高架，本来三车道，突然变成一车道，所有车都堵在那儿。PDN拥塞也是这个道理——某一段金属线上，流过的电流超过了它本身能承受的极限。
为什么会这样？
因为芯片里不同区域的功耗密度不一样。有些地方（比如CPU核、DSP模块）功耗特别大，电流需求就高。如果PDN网络设计得不够强壮，这些区域的金属线就会“堵车”。
PDN拥塞的核心表现：
- IR Drop过大：电流太大，金属线有电阻，压降就大。我记得有一次，一个项目在tapeout前一周，发现某个模块的IR Drop超过了10%。当时我整个人都不好了。
- 电迁移（EM）违规：电流密度太大，金属原子会被“冲走”，时间长了线路就断了。这玩意儿是慢性病，流片回来可能测不出来，但用个半年就出问题。
- 局部过热：电流密度大，焦耳热就大。局部温度升高，又会导致金属电阻增大，IR Drop更严重。这是个恶性循环。
1.2 PDN网络拓扑结构
PDN网络长什么样？我习惯把它想象成一个“网格状”的供电系统。
咱们来看一个典型的PDN拓扑结构：
这个图我画得比较直观。你看，电流从顶层的C4 Bump下来，经过通孔（Via），一层一层往下走。每一层金属的宽度和厚度都不一样。
顶层金属通常很宽，电阻小，能走大电流。底层金属很窄，电阻大，电流能力有限。这就是为什么PDN拥塞往往发生在底层金属——因为“路窄”。
1.3 电流密度分布
电流密度分布，说白了就是“哪里用电多，哪里用电少”。
我给大家看一个典型的电流密度分布规律：
| 区域类型 | 电流密度 | 典型场景 | 拥塞风险 |
|---|---|---|---|
| 高功耗区域 | 高（> 1mA/μm²） | CPU核、DSP、GPU | 极高 |
| 中等功耗区域 | 中（0.1~1 mA/μm²） | SRAM、接口逻辑 | 中等 |
| 低功耗区域 | 低（< 0.1 mA/μm²） | 控制逻辑、空闲模块 | 低 |
你可能会问：为什么高功耗区域电流密度会那么大？
嗯，原因很简单。一个CPU核在满负荷运行时，成千上万个触发器同时翻转，瞬间电流非常大。这些电流都要从PDN网络里“吸”出来。如果PDN网络设计得不够强壮，局部电流密度就会超标。
我的个人经验：
我在做7nm项目时，遇到过一个大核的PDN拥塞问题。当时IR Drop仿真显示，某个角落的电压降到了0.72V（标称0.8V）。我排查了很久，发现是那个区域的M1电源线太细了，而且通孔数量不够。后来我加宽了M1线，又补了一排通孔，IR Drop降到了0.78V。嗯，有时候问题就这么简单——但你不去查，永远不知道。
1.4 电流密度与金属层的关系
这里有个关键点，大家一定要记住：不同金属层的电流承载能力是不一样的。
我列个表，你们感受一下：
| 金属层 | 典型厚度（μm） | 典型宽度（μm） | 最大电流密度（mA/μm） |
|---|---|---|---|
| M1（底层） | 0.1 | 0.1~0.2 | 0.5~1.0 |
| M2~M4 | 0.2~0.3 | 0.2~0.5 | 1.0~3.0 |
| M5~M7 | 0.5~1.0 | 0.5~2.0 | 3.0~10.0 |
| 顶层金属 | 2.0~4.0 | 5.0~20.0 | 20.0~100.0 |
你看，顶层金属的电流能力是底层金属的几十倍甚至上百倍。所以，PDN拥塞的重灾区，永远是底层金属。
避坑指南：
我曾经犯过一个错误。在一个28nm项目中，我为了省面积，把M1电源线从0.2μm缩到了0.15μm。结果IR Drop仿真直接爆红。后来我花了整整两天时间，手动加宽了所有高功耗区域的M1线。从那以后，我再也不敢在PDN上“抠门”了。
记住：PDN设计，宁可多花点面积，也不要省。省出来的面积，最后都会变成你的加班时间。
1.5 拥塞的“蝴蝶效应”
PDN拥塞不是孤立的问题。它会影响整个芯片的方方面面。
- 时序：IR Drop大了，标准单元供电不足，门延迟变大。setup/hold都可能出问题。
- 信号完整性：电流密度大，电磁干扰（EMI）也大。信号线上可能串扰更严重。
- 可靠性：电迁移（EM）违规，芯片寿命缩短。
- 良率：局部过热可能导致制造缺陷，良率下降。
所以，PDN拥塞分析，不是“查出来再修”的问题，而是要在设计初期就考虑进去。我个人的习惯是，在floorplan阶段就开始做PDN规划，而不是等到route阶段才去“救火”。
好了，这一节的内容就到这里。PDN拥塞的基础概念，说白了就是“供电网络能不能扛得住电流需求”。下一节我们会深入讲如何分析拥塞，以及怎么用工具去定位问题。
可可精品资料库