第三讲：封装寄生参数——RLC从哪来，又往哪去？
各位同学，今天我们聊一个绕不开的话题——封装寄生参数。
做PDN设计，说白了就是在跟RLC这三个“隐形对手”打交道。你设计的电源网络再完美，一旦封装寄生参数没控好，到了芯片管脚上，电压可能已经抖得不像样了。我刚开始做封装设计那几年，就吃过这个亏——一个高速SerDes项目，仿真时眼图漂亮得很，结果流片回来测试，电源噪声超标，眼图直接闭上了。查来查去，罪魁祸首就是键合线的寄生电感太大。
好，咱们今天就把RLC寄生参数的来龙去脉讲清楚。
3.1 RLC寄生参数：它们到底从哪来？
先问个问题：封装里明明只有金属和介质，哪来的电阻、电感和电容？
其实很简单——任何导体都有电阻，任何电流环路都有电感，任何相邻导体之间都有电容。封装里的走线、过孔、键合线，本质上都是“不完美的导体”。
- R（电阻）：来自金属导体的欧姆损耗。铜、铝、金，都有电阻率。频率高了还有趋肤效应，电阻会变大。
- L（电感）：来自电流环路产生的磁场。键合线、TSV、RDL走线，只要形成回路，就有自感和互感。
- C（电容）：来自导体之间的电场耦合。相邻走线、电源与地平面之间，都会形成寄生电容。
核心观点：寄生参数不是“额外”的，而是物理结构自带的。你没法消除它，只能控制它。
3.2 键合线的寄生模型
键合线（Bonding Wire）是传统封装里最常见的互连结构。一根金线或铜线，直径几十微米，长度几百微米到几毫米。
它的寄生参数模型，我习惯用一个π型等效电路来表示：
R_wire L_wire
Port1 —/\/\/\—@@@@— Port2
| |
C_couple C_couple
| |
GND GND其中：
- R_wire：直流电阻 + 交流趋肤电阻。对于金线，典型值在几十到几百毫欧。
- L_wire：自感。一根1mm长的键合线，自感大约1nH左右。这是PDN最头疼的——1nH在1GHz下的感抗是6.28Ω，足以让电源纹波放大好几倍。
- C_couple：对地或对相邻线的耦合电容。通常很小，几十fF到几百fF。
我的经验：键合线的电感是PDN设计的“头号敌人”。我曾经在一个项目中，为了降低0.3nH的键合线电感，把线长从2mm缩短到1.2mm，同时把线间距拉大以减少互感。最终电源噪声降低了约15%。
3.3 TSV的寄生模型
TSV（Through Silicon Via）是3D封装的核心。它穿过硅衬底，连接上下层芯片。
TSV的寄生参数跟它的几何尺寸强相关：
| 参数 | 典型值（直径10μm，深度50μm） | 影响因素 |
|---|---|---|
| R_TSV | 10~50 mΩ | 铜填充率、直径、深度 |
| L_TSV | 10~30 pH | 深度、间距、返回路径 |
| C_TSV | 10~50 fF | 绝缘层厚度、硅衬底电阻率 |
TSV的模型，我一般用T型网络：
R_TSV/2 L_TSV/2 L_TSV/2 R_TSV/2
Port1 —/\/\/\—@@@@—@@@@—/\/\/\— Port2
| |
C_TSV C_TSV
| |
GND GND注意：TSV的寄生电容虽然小，但在高频下（>10GHz）会形成明显的信号泄漏路径。另外，TSV穿过硅衬底时，如果衬底电阻率低，还会引入额外的损耗。我见过一个3D存储器项目，就是因为TSV的寄生电容没控好，导致电源分配网络的谐振频率偏移了20%。
3.4 RDL的寄生模型
RDL（Redistribution Layer）是扇出型封装和2.5D/3D封装里的“走线层”。它把芯片的I/O扇出到更宽的间距。
RDL的寄生参数，跟PCB走线类似，但尺寸小得多：
- 单位长度电阻：对于2μm厚、5μm宽的铜RDL，大约0.5~1 Ω/mm。
- 单位长度电感：约0.5~1 nH/mm，取决于返回路径的距离。
- 单位长度电容：约0.1~0.3 pF/mm，取决于介质厚度和介电常数。
RDL的模型，我通常用传输线模型或集总π型模型：
R_rdl/2 L_rdl/2 L_rdl/2 R_rdl/2
Port1 —/\/\/\—@@@@—@@@@—/\/\/\— Port2
| |
C_rdl C_rdl
| |
GND GND避坑指南：我曾经在一个项目中，RDL走线长度只有3mm，但因为没有考虑返回路径的互感，导致实际电感比仿真值大了40%。后来我养成了一个习惯——仿真RDL时，一定要把返回路径（通常是相邻的电源/地平面）一起建模仿真，否则结果会偏乐观。
3.5 寄生参数对PDN的影响
好了，现在我们把RLC寄生参数都搞清楚了。它们到底怎么影响PDN？
我画了一张图，帮你理清思路：
具体来说，寄生参数对PDN的影响体现在三个方面：
- 直流压降（IR Drop）：寄生电阻R导致电流流过时产生压降。芯片离电源越远，压降越大。我见过一个多芯片模块，远端芯片的电压比近端低了80mV，直接导致时序裕量不足。
- 交流噪声（L di/dt）：寄生电感L在电流快速变化时产生电压尖峰。公式很简单：V = L × di/dt。芯片开关速度越快，di/dt越大，噪声越严重。键合线的1nH电感，在10A/ns的电流变化率下，会产生10V的尖峰——这足以让芯片复位。
- 谐振与耦合：RLC组合形成谐振电路。PDN的阻抗在谐振频率处会达到峰值，导致该频率附近的噪声被放大。另外，互感还会在相邻电源网络之间产生串扰。
总结一下：寄生参数不是“小问题”，而是PDN设计的核心矛盾。你想想看，一个高性能芯片的PDN，目标阻抗可能只有几毫欧，而一根键合线就有几十毫欧的电阻和纳亨级的电感。不把这些寄生参数控好，PDN设计就是纸上谈兵。
我的建议：做PDN仿真时，不要只建理想模型。把键合线、TSV、RDL的寄生参数都加进去，哪怕用简单的集总模型，也比忽略它们强。我习惯在项目初期就做一个“寄生参数预算表”，把每个互连结构的RLC估算出来，然后看总阻抗是否满足目标。这样能提前发现风险，避免后期返工。
好，这一讲就到这里。寄生参数是PDN的“底层逻辑”，理解了它们，你才能理解为什么需要去耦电容、为什么需要低电感封装、为什么需要多层电源平面。下一讲，我们聊聊去耦电容的设计——嗯，到时候见。
可可精品资料库