01
硬件加速概述
什么是硬件加速 · 为什么需要 · 与软件加速对比 · 典型应用场景
概念对比
02
数字电路基础回顾
组合与时序逻辑 · 同步设计 · 时钟域与复位 · 亚稳态与同步器
基础同步
03
硬件描述语言基础
模块化设计 · 数据类型与运算符 · always/process块 · 结构化建模
VerilogVHDL
04
RTL设计方法论
FSM有限状态机 · 数据通路与控制通路 · 流水线 · 握手协议
RTLFSM
05
常用IP核与总线协议
AXI4-Stream/Full/Lite · FIFO · BRAM/URAM · DSP48 Slice
IP总线
06
高层次综合（HLS）入门
HLS概念 · C/C++转RTL · 优化指令 · 接口综合
HLS优化
07
硬件加速系统架构
CPU+GPU+FPGA异构 · DMA · 加速器通信 · 内存层次
架构异构
08
卷积神经网络加速器
卷积硬件映射 · 数据复用 · 脉动阵列 · Winograd
CNN脉动阵列
09
矩阵乘法加速器设计
Systolic Array · 数据流调度 · 分块Tiling · 对比通用处理器
矩阵Systolic
10
视频编解码硬件加速
H.264/H.265模块 · 运动估计 · 熵编码 · 参考帧管理
视频编解码
11
加密算法硬件加速
AES/SM4 · S盒优化 · 密钥扩展流水线 · 侧信道防护
加密安全
12
信号处理硬件加速
FIR/IIR并行 · FFT蝶形 · CORDIC · DDC
DSPFFT
13
数据压缩硬件加速
LZ77/LZ78 · Huffman并行树 · DEFLATE · 解压缩引擎
压缩LZ
14
图计算硬件加速
BFS/DFS · PageRank · 图划分 · SpMV
图计算SpMV
15
数据库硬件加速
SQL硬件算子 · 哈希连接 · 排序网络 · 正则匹配
数据库SQL
16
网络数据包处理加速
可编程交换机 · P4映射 · 流量分类 · TCP/IP卸载
网络P4
17
存储系统硬件加速
NVMe控制器 · RAID卸载 · 纠删码 · KV存储
存储NVMe
18
仿真与验证策略
仿真环境 · 定向/随机测试 · 覆盖率驱动 · 形式化验证
验证仿真
19
逻辑综合与优化
DC/Genus流程 · SDC约束 · 面积功耗优化 · 综合后仿真
综合SDC
20
布局布线（P&R）
Vivado/VPR · 时序收敛 · 拥塞分析 · 时钟树综合
P&R时序
21
静态时序分析（STA）
建立/保持时间 · 路径分类 · 多周期/伪路径 · OCV
STA时序
22
功耗分析与优化
动态/静态功耗 · 功耗估计 · 门控时钟 · 低功耗流程
功耗低功耗
23
可测试性设计（DFT）
扫描链 · JTAG · BIST · 测试覆盖率
DFT测试
24
FPGA原型验证
FPGA选型 · 多FPGA划分 · ILA/VIO · 软硬件协同
FPGA原型
25
ASIC后端设计
Netlist到GDSII · DRC/LVS · 寄生参数 · ECO
ASIC后端
26
硬件加速器性能评估
吞吐率/延迟 · TOPS/W · Roofline · 基准对比
性能评估
27
软硬件协同设计
任务划分 · 驱动/API · Linux/RTOS · 内存一致性
协同软件
28
敏捷硬件开发方法
Chisel/FIRRTL · 生成式设计 · IP-XACT · CI
敏捷Chisel
29
开源硬件加速生态
RISC-V V扩展 · OpenCL/HLS · Gemmini · Chipyard
开源RISC-V
30
硬件加速项目实战
YOLO加速器案例 · 需求/架构/RTL/验证/板级调试
实战YOLO