01
课程导论与开发环境搭建
硬件加速概念、HDMI协议简介、FPGA开发板选型、Vivado/Vitis环境安装配置
入门环境
02
HDMI协议深度解析
TMDS编码、差分信号、EDID/DDC通道、HDMI 1.4/2.0/2.1标准对比
协议核心
03
FPGA基础与Verilog入门
LUT、FF、BRAM、DSP结构，Verilog模块/assign/always，组合与时序逻辑
FPGAVerilog
04
像素时钟与PLL配置
VESA视频时序、像素时钟计算、MMCM/PLL IP核配置、时钟域同步
时钟PLL
05
HDMI TX物理层实现
OBUFDS差分输出、OSERDESE2串行器、IDELAYE2校准、TX初始化流程
物理层高速
06
视频数据流生成
VGA时序发生器、行场同步、消隐区处理、彩条测试图案
视频时序
07
RGB与YCbCr色彩空间转换
8/10/12bit色彩深度、转换矩阵、Limited vs Full量化范围
色彩转换
08
音频数据嵌入
I2S协议、音频FIFO、Audio Sample Packet打包、NCTS/CTS计算
音频嵌入
09
InfoFrame数据结构
AVI/Audio/Source Product Descriptor InfoFrame、CRC校验
InfoFrameHDMI
10
HDMI完整发送链路集成
像素生成→TMDS输出全流程、时序收敛、上板验证
集成验证
11
硬件加速概念与HLS入门
HLS vs RTL流程、Vivado HLS开发、C/C++到RTL转换
HLS加速
12
图像处理加速（一）
灰度转换、高斯滤波、Sobel边缘检测HLS实现
图像HLS
13
图像处理加速（二）
双线性插值缩放、直方图均衡化HLS实现
缩放均衡化
14
AXI4-Stream总线协议
握手信号、数据包格式、主从接口设计、带宽计算
总线AXI
15
VDMA (Video Direct Memory Access)
VDMA IP配置、帧缓冲、同步锁相、多缓冲策略
VDMA帧缓冲
16
DDR4控制器与内存映射
MIG IP核、AXI4-Full总线、地址映射、带宽优化
DDR4MIG
17
视频处理流水线架构
DDR→VDMA→加速器→VDMA→HDMI 完整数据流
流水线架构
18
帧率控制与反压机制
帧率匹配、反压处理、FIFO深度计算、丢帧策略
帧率反压
19
多分辨率支持
动态分辨率切换、时钟域切换、PLL重配置、时序重计算
分辨率动态
20
OSD（On-Screen Display）叠加
OSD图层、Alpha混合、字符生成、光标控制
OSD叠加
21
多窗口显示
多VDMA实例、窗口裁剪、图层优先级、Z-Order控制
多窗口图层
22
性能分析与优化
资源利用率、时序分析、功耗优化、逻辑平衡
性能优化
23
调试与验证方法
ILA、VIO使用、仿真波形分析
调试ILA
24
高级HDMI特性
HDR静态/动态元数据、Deep Color、3D格式支持
HDRDeepColor
25
HDCP (High-bandwidth Digital Content Protection)
HDCP 1.4/2.2协议、密钥管理、认证流程
HDCP安全
26
多路视频输入切换
HDMI RX输入、视频切换矩阵、Genlock、帧同步
切换多路
27
视频拼接与分割
多路拼接、画面分割器、边缘融合、缩放定位
拼接分割
28
嵌入式系统集成
Zynq PS/PL协同、Linux驱动、FrameBuffer、Qt框架
ZynqLinux
29
项目实战（一）：4K@60 HDMI采集卡
需求分析、架构设计、模块划分、实现与调试
实战4K
30
项目实战（二）：AI边缘计算盒子
NPU集成、AI推理加速、视频流分析、HDMI输出结果
AI边缘计算