一、课程导论与开发环境搭建

大家好，欢迎来到《硬件加速与HDMI输出协同设计实战》的第一课。

说实话，每次带新人入门FPGA，我最怕的就是一开始就讲一堆枯燥的理论。所以我今天换个方式——咱们先聊聊「硬件加速到底是个啥」，再动手把开发环境搭起来。你想想看，只有先把工具玩转了，后面才能痛快地写代码、调时序，对吧？

1.1 硬件加速：说白了就是「用电路换时间」

硬件加速这个概念，听起来高大上，其实核心就一句话：把软件里跑得慢的任务，用专门的硬件电路去干。

我举个例子。你在CPU上做图像滤波，一个像素一个像素地循环处理，CPU得一条指令一条指令地取指、译码、执行。但在FPGA里，我可以把整个滤波算法直接映射成一条流水线——数据从左边流进去，结果从右边流出来，每个时钟周期都能出一个结果。

为什么会快这么多？因为CPU是「顺序执行」的，而FPGA是「空间并行」的。说白了，CPU像一条单车道公路，车再多也得排队走；FPGA像一座立交桥，每个方向都有自己的专用车道。

硬件加速的核心优势：

  • 并行性：同时处理多个数据，不排队
  • 低延迟：没有操作系统调度开销，响应快
  • 确定性：每个操作的时间是固定的，可预测
  • 能效比高：完成同样任务，功耗远低于CPU/GPU

我在项目中遇到过一件事：一个视频处理的算法，在ARM Cortex-A53上跑，每秒只能处理15帧。后来我把核心计算部分搬到FPGA上，直接飙到60帧。嗯，这就是硬件加速的魅力。

1.2 HDMI协议简介：不只是「插上去就能用」

HDMI，全称High-Definition Multimedia Interface。你平时用HDMI线连显示器，觉得很简单对吧？但作为FPGA工程师，你得知道背后发生了什么。

HDMI传输的核心是TMDS（Transition Minimized Differential Signaling）技术。说白了，就是把视频的RGB数据和行场同步信号，编码成3对差分信号，再加上1对时钟信号，一共4对线。

我个人习惯把HDMI协议拆成三层来看：

层次 功能 FPGA中对应模块
物理层 差分信号传输、阻抗匹配 OBUFDS、IOB
数据链路层 TMDS编码、串行化 OSERDES、编码器
应用层 视频时序生成、像素数据组织 VTC、VDMA

这里有个避坑指南：我曾经在第一次做HDMI输出时，以为只要把像素时钟搞对就行，结果画面一直闪烁。后来才发现，TMDS编码里的「DE（Data Enable）」信号必须严格对齐行场同步——差一个像素周期，画面就歪了。

小提示：刚开始学HDMI，建议先用640x480@60Hz这个分辨率。它的像素时钟只有25.175MHz，时序参数宽松，调试起来最友好。

1.3 FPGA开发板选型：别买最贵的，买最合适的

做这个课程，我推荐大家用Xilinx Artix-7系列或者Zynq-7000系列的开发板。为什么？

  • Artix-7：纯FPGA，逻辑资源够用，价格亲民，适合入门
  • Zynq-7000：带ARM硬核，可以做软硬件协同设计，更贴近实际项目

我个人建议：如果你之前没碰过FPGA，先买一块Artix-7的板子，比如Nexys Video或Basys 3。等把基础打牢了，再上Zynq。

选板子时注意这几点：

  • HDMI接口：至少有一个HDMI输出口，最好带输入
  • DDR内存：做视频缓存必备，至少256MB
  • 时钟源：板载晶振最好有100MHz和200MHz两种
  • 调试接口：JTAG和UART是标配

注意：有些便宜的开发板虽然也有HDMI接口，但用的是GPIO模拟的，最高只能支持到720p。做硬件加速课程，至少得支持1080p@60Hz，否则后面很多实验跑不起来。

1.4 Vivado/Vitis开发环境安装与配置

好，终于到了动手环节。这部分我尽量说细一点，因为环境配不好，后面全是坑。

1.4.1 下载与安装

去Xilinx官网下载Vivado HLx版本。我建议选Vivado ML Enterprise Edition，虽然大一点（约40GB），但包含所有器件支持，省得后面缺库。

安装时注意：

  1. 选择「Vivado HL WebPACK」或「Vivado HL Design Edition」
  2. 勾选你板子对应的器件系列（比如Artix-7或Zynq-7000）
  3. 安装路径不要有中文和空格
  4. 安装完成后，记得把license文件放好

1.4.2 环境变量配置

安装完后，需要设置环境变量。以Windows为例：

setx VIVADO_HOME "C:\Xilinx\Vivado\2024.1"
setx PATH "%PATH%;%VIVADO_HOME%\bin"

Linux用户记得在.bashrc里加：

export VIVADO_HOME=/tools/Xilinx/Vivado/2024.1
export PATH=$PATH:$VIVADO_HOME/bin

1.4.3 第一个工程：点亮LED

环境配好后，咱们跑个最简单的工程验证一下：

// led_blink.v
module led_blink (
    input  wire clk_100m,
    output reg  led
);
    reg [27:0] counter;
    
    always @(posedge clk_100m) begin
        counter <= counter + 1;
        led <= counter[27];  // 约2.68秒翻转一次
    end
endmodule

综合、实现、生成比特流，下载到板子上。如果LED开始闪烁，恭喜你，环境搭好了！

小技巧：我第一次用Vivado时，综合完发现时序不满足，急得满头汗。后来发现是约束文件没写对。所以建议大家从一开始就养成写XDC约束的习惯，哪怕只是点个灯。

1.5 本章知识体系总览

下面这张图，是我自己总结的本章知识结构。你可以把它当作整个课程的「地图」：

硬件加速与HDMI输出 硬件加速概念 HDMI协议简介 FPGA开发板选型 环境搭建 并行计算 流水线设计 低延迟 TMDS编码 视频时序 差分信号 Artix-7 Zynq-7000 DDR/HDMI接口 Vivado安装 Vitis配置 第一个工程 打好基础，后面才能飞得起来

这张图把本章的四个核心模块串起来了。你仔细看会发现，它们之间是环环相扣的——硬件加速是目标，HDMI是输出载体，开发板是硬件平台，环境搭建是工具基础。缺了任何一环，后面的实验都做不了。

好了，第一课就到这里。环境搭好之后，记得跑一下那个LED闪烁的工程，确认工具链没问题。下一节课，咱们就要开始写真正的硬件加速代码了。

可可精品资料库

← 上一章 📖 返回目录 下一章 →