01
课程导学与环境搭建
收发器与卷积加速概述 · Vivado/Vitis安装 · 开发板上电测试
环境导学
02
FPGA基础与收发器原理
FPGA结构 · SerDes概念 · GTX/GTH架构解析
原理SerDes
03
卷积神经网络基础
卷积运算 · 池化与激活函数 · LeNet/AlexNet
CNN基础
04
卷积加速器架构设计
脉动阵列 · 数据复用 · 整体架构设计
架构脉动阵列
05
AXI4总线协议详解
Full/Lite/Stream区别 · 握手协议 · 突发传输
总线AXI4
06
收发器IP核配置与生成
GT Wizard配置 · 参考时钟 · IP例化仿真
IP核GT
07
收发器环路测试 (Loopback)
PCS/PMA环回 · 远端环回 · IBERT误码率
测试环回
08
卷积加速器RTL实现 (一)
输入/权重缓冲 · 控制状态机设计
RTL缓冲
09
卷积加速器RTL实现 (二)
脉动阵列PE · 累加器 · 池化模块
PE脉动
10
卷积加速器RTL实现 (三)
输出缓冲 · ReLU实现 · 模块集成
集成ReLU
11
卷积加速器仿真验证
Testbench · 波形调试 · 功能覆盖率
仿真验证
12
收发器与加速器接口设计
AXI4-Stream打包解包 · 跨时钟域 · 位宽匹配
接口跨时钟
13
DMA控制器设计
读写控制 · 描述符链表 · 中断处理
DMA中断
14
DDR4控制器与数据缓存
MIG IP配置 · 读写时序 · AXI4封装
DDR4MIG
15
Vitis软件平台搭建
工作空间 · 平台工程 · 设备树与启动文件
Vitis平台
16
PS端Linux系统移植
Petalinux · 内核编译 · 驱动加载
LinuxPetalinux
17
PL端裸机驱动开发
收发器初始化 · 寄存器映射 · 中断服务
裸机驱动
18
卷积加速器API封装
C语言API · 预处理/后处理 · 性能计数器
API封装
19
上板联调基础
JTAG/ILA · Serial Terminal · 硬件排查
调试ILA
20
收发器链路调试
眼图测试 · 时钟抖动 · 链路重训练
眼图链路
21
加速器功能联调
单层卷积验证 · 权重加载 · 结果比对
功能联调
22
加速器性能联调
吞吐率 · 延迟测量 · 资源利用率
性能吞吐率
23
多板互联与数据分发
通道绑定 · 广播分发 · 同步机制
多板互联
24
端到端推理测试
完整CNN上板推理 · 与CPU/GPU精度对比
推理对比
25
性能优化 (一)
流水线深度 · 乒乓缓冲 · 数据预取
优化乒乓
26
性能优化 (二)
INT8/INT4量化 · 稀疏化 · Winograd
量化稀疏
27
功耗分析与优化
Power Report · 时钟门控 · DVFS
功耗门控
28
高级调试技巧
Logic Analyzer触发 · Vitis性能分析 · Trace
调试Trace
29
项目总结与文档撰写
设计文档 · 测试报告 · Git版本管理
文档Git
30
拓展与展望
HLS加速器 · RISC-V协处理器 · Chiplet
拓展Chiplet