第1章
DDR基础概念
DDR内存的发展历程、SDRAM与DDR的区别、DDR读写的基本原理。
基础内存
第2章
收发器（Transceiver）概述
什么是收发器、收发器在FPGA中的作用、高速串行接口基础。
FPGA串行
第3章
DDR物理层（PHY）架构
DDR PHY的组成、数据选通信号（DQS）、读写数据通路。
PHYDQS
第4章
DDR控制器设计
控制器状态机、命令调度策略、Bank管理机制。
控制器状态机
第5章
读写时序分析
读操作时序、写操作时序、时序参数（tRCD、tCL、tRP等）。
时序参数
第6章
收发器与DDR的接口桥接
并行转串行、串行转并行、时钟域同步。
桥接时钟域
第7章
DDR初始化流程
上电顺序、模式寄存器配置、ZQ校准。
初始化ZQ
第8章
读写训练（Training）
读训练（Read Training）、写训练（Write Training）、眼图分析。
训练眼图
第9章
数据眼图与信号完整性
眼图的概念、影响眼图的因素、预加重与均衡。
信号完整性均衡
第10章
DDR3协议详解
DDR3命令真值表、突发操作、ODT（片上端接）。
DDR3ODT
第11章
DDR4新特性
DDR4与DDR3的区别、DBI（数据总线翻转）、CRC校验。
DDR4DBI
第12章
收发器PLL与时钟管理
PLL工作原理、时钟抖动、时钟域交叉。
PLL时钟
第13章
DDR地址映射与Bank管理
行地址、列地址、Bank地址、地址映射策略。
地址映射Bank
第14章
读写命令调度
优先级调度、读写切换、自动预充电。
调度预充电
第15章
数据掩码（DM）与ECC
数据掩码功能、ECC校验原理、ECC在DDR中的应用。
ECC数据掩码
第16章
DDR功耗管理
自刷新、掉电模式、温度补偿刷新。
功耗自刷新
第17章
收发器通道绑定（Channel Bonding）
多通道同步、Skew消除。
通道绑定同步
第18章
DDR测试与调试
IBERT使用、误码率测试、调试技巧。
测试IBERT
第19章
基于Xilinx MIG的DDR设计
MIG IP核配置、接口信号说明、例化方法。
XilinxMIG
第20章
基于Intel/Altera EMIF的DDR设计
EMIF IP核配置、时序约束、例化方法。
IntelEMIF
第21章
DDR读写验证平台搭建
验证环境架构、激励生成、结果比对。
验证平台
第22章
DDR性能优化
带宽利用率、延迟优化、流水线设计。
性能流水线
第23章
多端口DDR控制器
仲裁机制、端口优先级、共享Bank冲突解决。
多端口仲裁
第24章
DDR与AXI总线接口
AXI4协议简介、AXI to DDR桥接、突发传输。
AXI桥接
第25章
DDR在视频处理中的应用
帧缓存、行缓存、带宽计算。
视频帧缓存
第26章
DDR在AI加速中的应用
权重存储、中间结果缓存、数据复用。
AI加速
第27章
DDR在高速数据采集中的应用
连续采集、乒乓操作、数据搬移。
数据采集乒乓
第28章
DDR故障诊断与容错
常见故障模式、故障注入、容错设计。
故障容错
第29章
DDR设计中的时序约束
输入延迟约束、输出延迟约束、跨时钟域约束。
时序约束CDC
第30章
综合案例：基于收发器的DDR读写系统设计实战
完整项目实战，从架构到验证。
实战综合