首页
›
芯片设计与FPGA
›
005-EDA后端流程
›
《功耗收敛从入门到实战》
VIP20
本课程属于:005-EDA后端流程
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
功耗收敛从入门到实战
📚 共计 30 章节
01
功耗基础概念
动态功耗与静态功耗的物理原理,功耗在芯片设计中的重要性。
物理原理
芯片设计
02
功耗分析工具入门
主流EDA功耗分析工具介绍(如PrimePower),工具环境搭建与基本流程。
PrimePower
EDA
03
RTL级低功耗设计
门控时钟技术原理与实现,操作数隔离技术。
门控时钟
操作数隔离
04
综合阶段功耗优化
Synopsys DC中的功耗优化策略,set_switching_activity的使用。
DC
switching activity
05
物理设计中的功耗优化
电源网络规划,多阈值电压单元(Multi-Vt)的选型与分配。
电源网络
Multi-Vt
06
时钟树综合与功耗
时钟树结构对动态功耗的影响,时钟门控的物理实现。
时钟树
门控
07
功耗分析流程实战
从RTL到GDS的功耗分析全流程,VCD/SAIF文件生成与反标。
VCD
SAIF
反标
08
IR Drop分析与优化
静态IR Drop与动态IR Drop分析,电源网络加固策略。
IR Drop
电源加固
09
EM(电迁移)分析基础
电流密度与电迁移原理,EM检查流程与修复方法。
电迁移
EM检查
10
低功耗设计验证
功耗意图文件(CPF/UPF)的编写与验证,低功耗仿真。
UPF
CPF
低功耗仿真
11
多电压域设计
电压域划分原则,电平转换器(Level Shifter)与隔离单元(Isolation Cell)的插入。
电压域
Level Shifter
12
电源关断技术(Power Gating)
电源开关单元(Header/Footer)设计,唤醒逻辑与状态保持。
Power Gating
Header/Footer
13
动态电压频率调整(DVFS)
DVFS工作原理,自适应电压调节架构。
DVFS
自适应电压
14
功耗建模与估算
早期功耗估算方法,基于机器学习的功耗预测模型简介。
功耗估算
机器学习
15
芯片级功耗优化
封装与散热对功耗的影响,热仿真与热管理策略。
封装散热
热仿真
16
低功耗标准单元库
多阈值单元库的构成,漏电与延迟的权衡。
多阈值
漏电延迟
17
存储器功耗优化
SRAM功耗组成,低功耗存储器设计技术(如Bank划分、电源门控)。
SRAM
Bank划分
18
I/O与接口功耗
I/O电路功耗分析,低功耗接口标准(如HSTL、SSTL)的选择。
I/O功耗
HSTL
SSTL
19
模拟与混合信号电路功耗
模拟IP功耗特性,混合信号仿真中的功耗分析。
模拟IP
混合信号
20
功耗与性能的权衡
功耗-性能-面积(PPA)的平衡艺术,设计空间探索。
PPA
设计空间
21
先进工艺下的功耗挑战
FinFET工艺的漏电特性,7nm/5nm节点的功耗管理。
FinFET
7nm
5nm
22
功耗收敛方法论
功耗收敛的迭代流程,关键检查点与Sign-off标准。
迭代流程
Sign-off
23
脚本自动化与功耗分析
Tcl/Python脚本在功耗分析中的应用,批量处理与报告解析。
Tcl
Python
自动化
24
功耗数据库管理
功耗数据的组织与版本控制,功耗回归测试。
版本控制
回归测试
25
低功耗设计实例1:手机AP
手机应用处理器(AP)的功耗优化案例。
手机AP
实例
26
低功耗设计实例2:IoT芯片
物联网(IoT)芯片的极低功耗设计案例。
IoT
极低功耗
27
低功耗设计实例3:HPC芯片
高性能计算(HPC)芯片的功耗管理案例。
HPC
功耗管理
28
功耗收敛中的常见陷阱
误报与漏报的处理,工具设置误区。
误报漏报
工具误区
29
功耗收敛的未来趋势
AI驱动的功耗优化,3D IC与异构集成的功耗挑战。
AI优化
3D IC
30
综合实战项目
从零开始完成一个低功耗模块的功耗收敛全流程。
全流程
实战
所属VIP或分类
同VIP:EDA后端流程系统化学习
同VIP:从零开始掌握布局布线
同VIP:先进封装与后端流程协同实战