2、工艺基础回顾：CMOS工艺中的金属层、通孔与接触孔的基本结构与材料

各位同学，咱们今天聊聊CMOS工艺里最基础、也最绕不开的几个东西——金属层、通孔和接触孔。说实话，我刚入行那会儿，总觉得这些不就是“几根线、几个洞”嘛，有啥好学的？后来在项目里吃过亏，才明白这里面的门道深着呢。

2.1 金属层：芯片的“高速公路网”

金属层，说白了就是芯片里负责传输电流和信号的导线。你想想看，一个芯片里几亿个晶体管，它们之间怎么通信？全靠这些金属线搭起来的“高速公路网”。

在标准CMOS工艺里，金属层通常不止一层。从最底层的M1（Metal 1）到顶层的厚金属，层数从几层到十几层不等。我个人习惯把金属层分成三类：

• 局部互连层（M1~M3）：线宽最细，间距最小，负责晶体管之间的短距离连接。我在一个28nm项目里遇到过，M1的线宽只有几十纳米，稍微偏一点就短路。
• 中间互连层（M4~M6）：线宽和间距适中，负责模块之间的信号传输。
• 全局互连层（M7及以上）：线宽最粗，间距最大，通常用厚金属来做电源、时钟等长距离、大电流的走线。

材料方面，早期工艺用铝（Al）比较多，现在主流工艺基本都换成铜（Cu）了。为什么？因为铜的电阻率更低，抗电迁移能力更强。不过铜也有个麻烦——它容易扩散到硅里，所以必须在铜外面包一层阻挡层，比如Ta/TaN。

2.2 通孔：连接不同金属层的“电梯”

通孔（Via），就是连接上下两层金属的垂直结构。你可以把它想象成大楼里的电梯——没有它，信号就只能在同一层跑，没法上下楼。

通孔的结构其实很简单：一个圆柱形或方形的孔，里面填满导电材料。但它的工艺实现可一点都不简单。我记得有一次做65nm项目，通孔刻蚀时没控制好深度，结果把下层金属都刻穿了，整批晶圆直接报废。嗯，从那以后我对通孔的工艺窗口特别敏感。

通孔的关键参数有几个：

• 通孔尺寸：通常用最小通孔尺寸（如0.13μm工艺里通孔尺寸是0.13μm×0.13μm）。
• 通孔电阻：一般在几欧姆到几十欧姆之间，取决于材料和尺寸。
• 通孔阵列：大电流走线时，单个通孔可能不够用，需要并联多个通孔。

2.3 接触孔：晶体管到金属层的“桥梁”

接触孔（Contact），也叫CT，是连接晶体管的有源区（源/漏/栅）到第一层金属（M1）的结构。它和通孔的区别在于：通孔连接的是金属到金属，接触孔连接的是硅到金属。

接触孔的工艺难度比通孔大得多。为什么？因为硅和金属的界面性质完全不同，接触电阻很难做小。我做过一个0.18μm的模拟芯片项目，接触孔电阻偏大，导致运放的增益直接掉了3dB。后来调整了接触孔下方的硅化物（Silicide）工艺，才把问题解决。

接触孔的材料通常用钨（W），因为钨的填充性能好，热膨胀系数和硅接近。不过钨的电阻率比铜高，所以接触孔本身会引入一定的寄生电阻。

结构	连接对象	典型材料	关键挑战
接触孔（CT）	有源区 → M1	钨（W）+ Ti/TiN阻挡层	接触电阻、硅化物形成
通孔（Via）	Mx → M(x+1)	铜（Cu）+ Ta/TaN阻挡层	刻蚀深度控制、填充空洞
金属层	同层信号/电源传输	铜（Cu）或铝（Al）	电迁移、应力迁移

2.4 工艺适配：设计规则与寄生效应

讲完了基本结构，咱们聊聊工艺适配的问题。你设计出来的版图，能不能被工艺造出来？这就要看设计规则了。

设计规则里对金属层、通孔、接触孔都有明确要求，比如：

• 最小线宽/线距：金属线不能太细，间距不能太小，否则光刻会糊掉。
• 通孔覆盖：通孔上下必须被金属完全覆盖，不能悬空。
• 接触孔到栅的距离：接触孔不能离栅太近，否则会漏电。

我曾经在一个40nm项目里，为了省面积把通孔间距压到了设计规则的下限。结果流片回来，通孔之间的介质层击穿了，芯片直接短路。从那以后，我给自己定了个规矩：关键信号的通孔间距至少留10%的余量。

2.5 知识体系总览

下面这张图，是我自己总结的本章知识结构。你可以把它当成一个“地图”，方便以后回顾。

好了，这一章的内容就这些。金属层、通孔、接触孔这三个东西，你只要记住它们的结构、材料、以及工艺上的坑，后面讲跨层互连设计时就能跟得上。我个人觉得，理解这些基础结构比背一堆参数重要得多——参数可以查手册，但结构理解错了，设计方向就偏了。