VIP20
本课程属于：005-EDA后端流程
芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
01
工艺适配概述
什么是工艺适配 · 为什么重要 · 挑战与机遇
基础概念
02
工艺节点选择
节点特点 · 选择方法 · 迁移策略
节点规划
03
设计规则检查(DRC)
基本概念 · 常见违例 · 修复策略
DRC验证
04
天线效应
原理 · 危害 · 预防与修复
可靠性天线
05
闩锁效应(Latch-up)
机理 · 触发条件 · 防护措施
闩锁防护
06
ESD保护设计
基本原理 · 保护结构 · 设计窗口
ESD鲁棒性
07
电迁移(EM)
物理机制 · 互连影响 · 可靠性评估
EM互连
08
热载流子效应(HCI)
退化机理 · 性能影响 · 寿命预测
HCI热载流子
09
负偏置温度不稳定性(NBTI)
物理机制 · PMOS影响 · 建模补偿
NBTI老化
10
工艺角(Process Corner)
定义分类 · 性能影响 · 仿真方法
工艺角仿真
11
电压温度(VT)波动
电压波动 · 温度波动 · 协同分析
VT波动
12
寄生参数提取
寄生电阻 · 电容 · 电感提取
寄生提取
13
互连延迟优化
互连组成 · RC模型 · 优化技术
延迟互连
14
时钟树综合(CTS)的工艺适配
时钟偏差 · 拓扑选择 · 鲁棒性设计
CTS时钟
15
电源网络(PDN)设计
IR Drop · 网络阻抗 · 去耦电容
PDN电源
16
信号完整性(SI)的工艺考量
串扰机理 · 反射振铃 · 缓解措施
SI信号
17
低功耗设计的工艺适配
漏电流 · 多阈值 · 电源门控
低功耗漏电
18
模拟电路的工艺适配
匹配性 · 工艺波动 · 版图优化
模拟匹配
19
存储器的工艺适配
SRAM敏感性 · 良率提升 · 冗余设计
存储器SRAM
20
I/O接口的工艺适配
标准匹配 · ESD/EM · 高速挑战
I/O接口
21
工艺设计套件(PDK)的使用
PDK组成 · 验证 · 适配作用
PDK流程
22
良率提升的工艺适配
良率模型 · 关键面积 · 窗口优化
良率DFM
23
可制造性设计(DFM)
基本概念 · 光刻友好 · CMP友好
DFM制造
24
光学邻近效应修正(OPC)
OPC原理 · 设计影响 · 验证
OPC光刻
25
工艺波动监控
测试结构 · 数据收集 · 反馈机制
监控波动
26
跨工艺节点移植
移植流程 · 设计复用 · 验证策略
移植节点
27
先进工艺(FinFET/GAA)的适配
FinFET结构 · GAA挑战 · 设计规则
FinFETGAA
28
工艺适配的EDA工具
常用工具 · 适配角色 · 流程自动化
EDA工具
29
工艺适配的团队协作
沟通 · 流程建立 · 文档管理
团队协作
30
工艺适配的未来趋势
新材料 · 3D IC · AI应用
趋势前沿