01
协同设计概述
什么是封装协同设计 · 为什么需要协同设计 · 核心挑战与价值
概念基础
02
协同设计流程总览
从芯片设计到封装生产的全链路协同 · 关键里程碑与交付物
流程全景
03
设计数据管理
版本控制 (Git/SVN) · 数据同步机制 · 权限管理与审计追踪
数据版本
04
接口规范与标准
Die-to-Package接口定义 · 信号完整性规范 · 电源完整性规范
接口标准
05
协同设计平台
主流EDA平台介绍 (Cadence Allegro/SIP, Mentor Xpedition) · 平台选型建议
EDA平台
06
芯片端设计输入
GDSII/OASIS文件解析 · Die尺寸与Bump map · IO ring与PAD布局
芯片输入
07
封装基板设计
基板层叠结构 · 布线规则与约束 · 过孔与焊盘设计
基板物理
08
协同约束管理
电气约束 (时序、串扰) · 物理约束 (线宽线距、间距) · 热约束
约束协同
09
信号完整性协同分析
SI仿真流程 · IBIS模型使用 · 串扰与反射优化
SI仿真
10
电源完整性协同分析
PDN网络设计 · 去耦电容布局 · IR Drop与电流密度分析
PI电源
11
热协同设计
热源建模 · 散热路径设计 · 热仿真与热管理策略
热仿真
12
机械协同设计
翘曲分析 · 应力仿真 · 封装与PCB的机械匹配
机械应力
13
设计规则检查 (DRC)
DRC规则定义 · 自动化检查流程 · 常见DRC错误与修复
DRC验证
14
版图与原理图一致性检查 (LVS)
LVS流程 · 网表比对 · 常见问题处理
LVS一致性
15
协同设计中的ECO流程
工程变更单管理 · ECO实施步骤 · 版本回溯机制
ECO变更
16
多芯片模组 (MCM) 协同设计
MCM架构特点 · 芯片间互连设计 · 协同仿真策略
MCM多芯片
17
2.5D/3D封装协同设计
硅中介层设计 · TSV技术 · 微凸点与混合键合
2.5D3D
18
系统级封装 (SiP) 协同设计
SiP集成策略 · 无源器件集成 · 天线封装 (AiP)
SiP系统级
19
协同设计中的DFM/DFA
可制造性设计 · 可组装性设计 · 良率提升策略
DFMDFA
20
设计数据移交与归档
数据打包规范 · 移交清单 · 归档与版本冻结
移交归档
21
协同设计中的沟通机制
跨团队会议节奏 · 问题跟踪系统 · 决策记录
沟通协作
22
自动化脚本与工具链
Tcl/Skill脚本应用 · PDK自动化 · CI/CD集成
脚本自动化
23
协同设计中的质量管理
设计评审流程 · 质量门禁 · KPI指标
质量评审
24
案例实战：单芯片封装协同设计
从需求到交付的全流程实战
案例单芯片
25
案例实战：多芯片模组协同设计
含仿真验证的全流程实战
案例MCM
26
案例实战：2.5D封装协同设计
含中介层设计的全流程实战
案例2.5D
27
常见陷阱与避坑指南
数据不一致 · 接口不匹配 · 时序收敛问题
避坑经验
28
协同设计工具链深度解析
Cadence Innovus与Allegro协同 · Synopsys ICC2与Xpedition协同
工具链深度
29
未来趋势
AI辅助协同设计 · 云原生协同平台 · 数字孪生技术
趋势AI
30
课程总结与进阶路径
知识体系回顾 · 推荐学习资源 · 职业发展建议
总结进阶