VIP20
本课程属于:005-EDA后端流程 芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

后端流程中的面积优化实战

📚 共计 30 章节
01
面积优化概述
什么是面积优化 · 为什么需要面积优化 · 目标与挑战
概念导论
02
逻辑综合基础
综合流程 · RTL到网表 · 综合库与工艺库
综合流程
03
面积评估指标
标准单元面积 · 宏单元 · 互连线 · 总面积计算
度量分析
04
RTL编码风格对面积的影响
资源共享 · 操作符平衡 · 状态机编码 · 避免冗余
RTL编码
05
资源共享技术
算术单元共享 · 多路选择器 · 数据路径 · 控制逻辑
优化共享
06
操作符平衡与重定时
加法树平衡 · 乘法器优化 · 流水线重定时
时序平衡
07
状态机优化
编码方式 · 状态合并 · 状态简化
FSM编码
08
逻辑化简与布尔优化
卡诺图 · 奎因-麦克拉斯基 · 综合优化策略
布尔化简
09
工艺映射与门级优化
标准单元选择 · 驱动强度 · 多阈值电压
工艺门级
10
时钟门控技术
时钟门控原理 · ICG · 使能信号 · 面积与功耗
时钟门控
11
多阈值电压 (Multi-Vt) 优化
高/标准/低阈值 · 选择策略
低功耗阈值
12
电源门控 (Power Gating)
电源开关 · 保持寄存器 · 唤醒逻辑 · 面积开销
电源门控
13
多电压域 (Multi-Voltage) 设计
电压域划分 · 电平转换器 · 面积与功耗
电压域设计
14
层次化设计与展平设计
层次化优势 · 展平时序 · 混合策略
层次展平
15
物理综合中的面积优化
布局前预估 · 布局后修复 · 布线后微调
物理综合
16
拥塞与面积的关系
拥塞原因 · 对面积影响 · 缓解策略
拥塞布线
17
扫描链插入与面积
扫描链结构 · 共享 · 压缩 · 测试覆盖率
测试扫描
18
BIST (内建自测试) 与面积
BIST架构 · 测试生成器 · 响应分析 · 面积开销
BIST测试
19
冗余逻辑消除
等价性检查 · 冗余寄存器/组合 · 自动消除
冗余优化
20
数据路径优化
加法器/乘法器架构 · 进位链 · 位宽优化
数据路径架构
21
存储器优化
类型选择 · 存储器合并 · 字线/位线优化
存储器SRAM
22
面积与性能的权衡
面积-延迟积 · 面积-功耗 · 优先级设定
权衡性能
23
面积优化脚本与流程
Tcl自动化 · 综合约束 · 迭代优化
脚本Tcl
24
综合工具中的面积优化命令
Design Compiler · Genus · Yosys 命令
工具命令
25
形式验证与面积优化
逻辑等价性检查 · 功能一致性验证
验证等价性
26
低功耗与面积优化的协同
同时优化策略 · 冲突决策方法
低功耗协同
27
工艺节点对面积的影响
先进工艺特性 · 成熟工艺优化重点
工艺节点
28
面积优化的案例分析
实际项目案例 · 优化前后数据对比
案例实战
29
面积优化的常见误区
过度优化 · 忽略可测试性 · 不合理共享
误区经验
30
面积优化未来趋势
AI辅助 · 机器学习预测 · 新兴架构
趋势AI