第1章
DFT概述
什么是DFT · 为什么需要DFT · DFT在芯片设计流程中的位置 · 常见DFT技术（扫描链、BIST、JTAG）
概念入门
第2章
测试基础概念
故障模型（Stuck-at、Transition Delay）· 测试覆盖率 · ATPG基本原理
故障ATPG
第3章
Linux基础与EDA环境
Linux常用命令 · 环境变量设置 · EDA工具简介（TetraMAX, Tessent）
Linux环境
第4章
Verilog基础回顾
模块化设计 · always块 · assign语句 · 寄存器与组合逻辑 · Testbench基础
VerilogRTL
第5章
扫描链原理
扫描触发器（Muxed-D、LSSD）· 扫描链插入流程 · Scan Enable控制
扫描链DFT
第6章
扫描链综合
Design Compiler扫描链插入 · 设置扫描约束 · 生成扫描链网表
综合DC
第7章
ATPG基础
TetraMAX入门 · 读入库与网表 · 创建测试协议 · 运行ATPG生成向量
ATPGTetraMAX
第8章
测试协议文件
STIL与WGL格式解析 · 时序定义 · 波形定义 · 编写简单测试协议
STILWGL
第9章
故障仿真
VCS/TetraMAX故障仿真 · 验证测试向量有效性 · 分析未覆盖故障点
仿真故障
第10章
测试覆盖率分析
解读覆盖率报告 · 提升覆盖率方法（增加测试点、修改约束）
覆盖率分析
第11章
边界扫描（JTAG）
IEEE 1149.1标准 · TAP控制器 · 指令寄存器 · 边界扫描链测试应用
JTAG边界扫描
第12章
BIST（内建自测试）
Memory BIST原理 · Logic BIST原理 · BIST控制器设计
BIST内建测试
第13章
Memory BIST实战
Tessent MemoryBIST工具 · 配置BIST控制器 · 生成BIST测试向量
MemoryTessent
第14章
Logic BIST实战
STUMPS架构 · 伪随机向量生成(LFSR) · 响应分析(MISR)
LogicBISTLFSR
第15章
DFT Compiler进阶
多时钟域处理 · 异步复位同步释放 · 跨时钟域路径测试约束
多时钟约束
第16章
测试功耗分析
扫描链动态功耗 · 低功耗DFT技术（门控时钟、扫描链分组）
低功耗测试
第17章
ATE测试机台入门
ATE基本架构 · 测试程序开发流程 · 波形加载
ATE机台
第18章
测试向量格式转换
WGL/STIL转ATE格式（Teradyne IGL、Advantest V93K）
格式转换ATE
第19章
DFT与物理设计
扫描链物理实现 · 时钟树综合影响 · DFT DRC检查
物理设计时钟树
第20章
DFT DRC检查
设计规则检查（扫描链连接性、时钟门控、三态总线）· 常见违例修复
DRC检查
第21章
测试压缩技术
为什么需要测试压缩 · XOR压缩 · MISR压缩 · 解压器设计
压缩XOR
第22章
Tessent TestKompress实战
使用Tessent测试压缩 · 设置压缩比 · 分析压缩效果
TestKompress压缩
第23章
层次化DFT设计
模块级DFT与顶层集成 · 层次化扫描链 · IP核测试封装
层次化IP
第24章
SoC DFT架构
多核SoC测试策略 · 共享测试总线 · 测试调度与并行测试
SoC架构
第25章
DFT脚本自动化
Tcl脚本应用 · 自动化扫描链插入 · 自动化ATPG流程
Tcl自动化
第26章
DFT验证与调试
调试扫描链失败 · 波形分析(Verdi) · ATE调试技巧
调试Verdi
第27章
良率分析与测试
良率提升与测试关系 · 良率损失分析 · 测试数据统计分析
良率分析
第28章
DFT项目实战案例
完整DFT项目流程（RTL→ATE）· 常见问题与解决方案
实战案例
第29章
DFT前沿技术
机器学习在ATPG中的应用 · 3D IC测试 · Chiplet测试挑战
前沿ML
第30章
课程总结与职业发展
DFT工程师技能树 · 学习资源推荐 · 面试常见问题与职业规划
职业总结