一、工艺与封装概述：半导体工艺发展历程、封装技术演进、工艺与封装的相互影响

做芯片这么多年，我经常跟年轻工程师说一句话：工艺是芯片的骨架，封装是芯片的血肉。没有骨架，血肉无处附着；没有血肉，骨架也只是一堆冷冰冰的硅片。

半导体工艺的发展，说白了就是一场「缩小再缩小」的竞赛。从1970年代的10微米，到现在的3纳米、2纳米，我们一直在做同一件事——把更多的晶体管塞进更小的面积里。

关键节点回顾：

我个人习惯把工艺发展分成两个阶段：「吃饱饭」阶段和「吃好饭」阶段。早期我们追求的是「能不能做出来」，现在追求的是「能不能做得更省、更快、更可靠」。

举个例子，28nm工艺节点是个分水岭。28nm之前，平面晶体管还能凑合用；28nm之后，漏电流问题越来越严重，FinFET结构应运而生。我在2012年参与过一个项目，当时还在用28nm平面工艺做射频芯片，结果漏电流大得吓人，最后不得不改方案。嗯，那次教训挺深刻的。

封装这件事，很多人觉得就是「把芯片包起来」。其实远没那么简单。

早期的封装，比如DIP（双列直插封装），说白了就是个「保护壳」。芯片焊在引线框架上，用塑料一封，完事。那时候封装的主要功能就是：保护芯片、提供电气连接、散热。

但到了今天，封装已经变成了「系统集成」的关键环节。你想想看，一颗手机SoC里，CPU、GPU、NPU、基带、内存……这么多功能模块，如果全部用独立芯片做，板子得有多大？功耗得有多高？

封装技术演进路线：

我记得2018年做一款AI加速芯片，客户要求把HBM内存和计算芯片集成在一起。如果用传统方案，PCB走线长度至少得3-5厘米，信号延迟和功耗都受不了。最后我们用了CoWoS（基板上晶圆级芯片封装）方案，把HBM和计算芯片通过硅中介层直接连在一起，走线长度缩短到毫米级。效果立竿见影。

封装技术的演进，其实反映了一个趋势：从「封装芯片」到「封装系统」。以前封装是芯片制造的最后一环，现在封装已经变成了系统设计的起点。

工艺和封装的关系，有点像「鸡生蛋、蛋生鸡」。工艺进步推动了封装需求，封装创新又反过来给工艺提出了新要求。

一个常见的误区：很多人觉得工艺和封装是独立的两个环节，先做工艺，再做封装。实际上，在先进节点上，工艺和封装必须协同设计。我曾经见过一个项目，芯片设计时没考虑封装应力，结果封装后芯片边缘出现了微裂纹，良率直接掉了15%。

具体来说，工艺与封装的相互影响体现在以下几个方面：

影响方向	具体表现	我遇到的案例
工艺→封装	更细的线宽、更薄的晶圆、更低k的介质层，对封装应力、热管理要求更高	7nm芯片的晶圆减薄到50µm以下，封装时稍有不慎就碎
封装→工艺	3D堆叠、混合键合等封装技术，要求工艺提供更平坦的表面、更精确的对准	做混合键合时，晶圆表面平坦度必须控制在纳米级
协同优化	工艺和封装联合仿真，优化热-力-电性能	我们团队做过一个项目，通过调整TSV（硅通孔）的分布，把芯片热点温度降了8°C

为什么会这样？说白了，工艺越先进，芯片越「娇气」。以前90nm的芯片，封装时随便折腾都没事；现在3nm的芯片，封装温度稍微高一点，或者应力稍微大一点，性能就变了。我建议做封装设计的同事，一定要跟工艺团队保持密切沟通，别等到流片了才发现封装搞不定。

下面这张图是我自己整理的，把工艺和封装的发展脉络以及它们之间的相互作用画了出来。你看完应该能有个整体印象。

这张图里，左边是工艺发展的主线，右边是封装技术的演进，中间是它们之间的相互影响。你看，从早期的各自为政，到现在的协同设计，这个趋势非常明显。

我个人觉得，未来5-10年，工艺和封装的界限会越来越模糊。以前我们说「工艺是工艺，封装是封装」，以后可能就变成「工艺即封装，封装即工艺」了。你想想看，3D堆叠里用的混合键合技术，本质上跟工艺里的金属互连没什么区别，只是尺度不同而已。

给新人的建议：如果你刚入行，别只盯着工艺或者只盯着封装。两个方向都要懂一点。我见过太多工艺工程师，对封装一窍不通，结果设计出来的芯片封装时各种问题。反过来，封装工程师不懂工艺，也容易踩坑。说白了，懂工艺的封装工程师，和懂封装的工艺工程师，才是未来最吃香的人才。

好了，这一章就讲到这里。工艺和封装的故事才刚刚开始，后面我们会深入每个技术细节，看看它们到底是怎么协同工作的。

可可精品资料库