VIP20

本课程属于：001-AXI总线 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

AXI总线流水线设计进阶

📚 共计 30 章节

流水线基础回顾

AXI协议握手规范回顾 · 流水线基本概念 · 为什么需要流水线

AXI通道独立性分析

AR/R/AW/W/B通道独立流水线设计

握手信号与反压机制

READY/VALID详解 · 反压传播 · 气泡处理

单级流水线设计

AXI Slave单级流水线 · 地址/数据同步 · 时序优化

多级流水线设计

架构拆分 · 寄存器切分 · 深度与吞吐量权衡

乱序传输与ID管理

AXI ID机制 · 乱序实现 · ID重映射与排序

写数据交织

WID与交织深度 · 流水线控制 · 重排序Buffer

读数据重排序

乱序返回 · RRB设计 · 读通道流水线控制

Outstanding传输管理

交易计数 · Credit机制 · 流量控制

OutstandingCredit

地址冲突检测

RAW/WAR/WAW · 地址比较器 · 停顿策略

写响应合并与排序

响应通道流水线 · 多笔合并 · ID排序

写响应合并

低功耗流水线设计

时钟门控 · 数据使能 · DVFS影响

低功耗门控

跨时钟域流水线设计

异步FIFO · 多比特同步 · CDC握手

AXI4-Lite流水线设计

Lite协议特点 · 精简架构 · 寄存器切片

AXI4-Lite切片

AXI4-Stream流水线设计

Stream vs Full · 数据包处理 · TLAST/TKEEP

高性能AXI Interconnect设计

Crossbar · 共享总线仲裁 · Ring拓扑

AXI Slave接口流水线实现

地址解码 · 写数据接收 · 读数据返回

AXI Master接口流水线实现

地址生成 · 写数据发送 · 读数据重排序

Master重排序

流水线中的错误处理

SLVERR/DECERR/EXOKAY · 错误恢复 · 超时

QoS与优先级调度

QoS信号 · 优先级仲裁 · QoS感知调度

原子访问的流水线支持

Locked/Exclusive · 原子操作控制 · 监听

原子Exclusive

流水线验证策略

UVM环境 · 覆盖模型 · 断言应用

形式化验证在流水线中的应用

不变式 · 属性检查 · 等价性检查

流水线性能分析

吞吐量 · 延迟 · Fmax优化

流水线中的死锁与活锁

死锁条件 · 避免策略 · 活锁检测

高级流水线优化技术

前瞻执行 · 分支预测 · 乱序执行引擎

多端口共享存储流水线设计

多端口SRAM · Bank冲突 · 伪双端口

AXI与ACE协议流水线差异

Snoop通道 · 缓存一致性 · DVM消息

SoC系统级流水线集成

多Master/Slave规划 · 时序收敛 · NoC结合

实战项目：高性能DMA控制器

需求分析 · 架构 · RTL · 综合 · 验证调试