4、单级流水线设计：最简单的AXI Slave单级流水线实现、地址通道与数据通道的同步、时序分析与优化

好，咱们今天聊点实在的。

单级流水线，说白了就是AXI Slave最基础的骨架。你想想看，一个Master发请求，Slave给响应，中间就隔了一级寄存器。我刚开始接触AXI的时候，觉得这玩意儿太简单了，不就是一拍握手一拍回数据嘛。结果呢？第一次综合完，时序报告红了一片。嗯，这里面的坑，我今天一个一个给你拆开讲。

4.1 单级流水线的核心思想

单级流水线，我习惯叫它“一拍延迟”架构。什么意思呢？

  • 地址通道（AW/AR）接收请求，一拍之后给出响应。
  • 数据通道（W/R）跟着地址走，也是延迟一拍。
  • 地址和数据在同一个时钟周期内完成握手，然后下一拍输出结果。

你可能会问：为什么非要加这一拍？

其实很简单。不加这一拍，就是组合逻辑直通。组合逻辑路径太长，频率上不去。我在一个DDR控制器项目里试过，不加流水线，400MHz死活跑不到。加了这一级寄存器，直接干到600MHz。所以，这一拍不是白加的，它是用面积换时序。

核心原则：单级流水线 = 地址通道 + 数据通道 + 1级寄存器缓冲。所有握手信号（VALID/READY）都必须寄存一拍输出。

4.2 地址通道与数据通道的同步

这里有个关键点：地址通道和数据通道是独立的，但它们必须同步。

什么意思呢？

AXI协议允许写地址（AW）和写数据（W）在不同时间到达。但作为Slave，你必须保证：当写数据到达时，对应的写地址已经准备好了。否则，数据往哪儿写？

我见过一个新手犯的错：他让AW通道和W通道各自独立握手，结果数据比地址早到了两拍，数据直接丢了。后来查了三天，才发现是同步逻辑没做。

正确的做法是这样的：

// 单级流水线写地址通道
always @(posedge clk or negedge rst_n) begin
  if (!rst_n) begin
    awready_reg <= 1'b0;
    awaddr_reg  <= {ADDR_WIDTH{1'b0}};
  end else begin
    awready_reg <= 1'b1;  // 默认准备好
    if (awvalid && awready_reg) begin
      awaddr_reg <= awaddr;
      // 这里记录地址已接收
      aw_valid_d1 <= 1'b1;
    end else begin
      aw_valid_d1 <= 1'b0;
    end
  end
end

// 写数据通道
always @(posedge clk or negedge rst_n) begin
  if (!rst_n) begin
    wready_reg <= 1'b0;
    wdata_reg  <= {DATA_WIDTH{1'b0}};
  end else begin
    wready_reg <= 1'b1;
    if (wvalid && wready_reg) begin
      wdata_reg <= wdata;
      w_valid_d1 <= 1'b1;
    end else begin
      w_valid_d1 <= 1'b0;
    end
  end
end

// 同步写操作：地址和数据都到了才执行
always @(posedge clk or negedge rst_n) begin
  if (!rst_n) begin
    bvalid_reg <= 1'b0;
  end else begin
    if (aw_valid_d1 && w_valid_d1) begin
      // 执行写操作
      mem[awaddr_reg] <= wdata_reg;
      bvalid_reg <= 1'b1;
    end else begin
      bvalid_reg <= 1'b0;
    end
  end
end

看到了吗？关键在 aw_valid_d1 和 w_valid_d1 这两个信号。它们分别记录了地址和数据是否已经接收。只有当两者都为1时，才执行真正的写操作。这就是同步。

我的小技巧：在单级流水线中，我习惯把地址和数据都打一拍，然后在下一拍做“与”操作。这样既保证了同步，又不会增加额外的握手复杂度。

4.3 读通道的单级流水线实现

读通道比写通道简单一些。因为读数据（R通道）只有一个方向：从Slave到Master。

读操作的核心流程：

  1. AR通道接收读地址。
  2. 下一拍从存储器中读出数据。
  3. 通过R通道返回数据。
// 读地址通道
always @(posedge clk or negedge rst_n) begin
  if (!rst_n) begin
    arready_reg <= 1'b0;
    araddr_reg  <= {ADDR_WIDTH{1'b0}};
  end else begin
    arready_reg <= 1'b1;
    if (arvalid && arready_reg) begin
      araddr_reg <= araddr;
      ar_valid_d1 <= 1'b1;
    end else begin
      ar_valid_d1 <= 1'b0;
    end
  end
end

// 读数据通道
always @(posedge clk or negedge rst_n) begin
  if (!rst_n) begin
    rvalid_reg <= 1'b0;
    rdata_reg  <= {DATA_WIDTH{1'b0}};
  end else begin
    if (ar_valid_d1) begin
      rdata_reg  <= mem[araddr_reg];
      rvalid_reg <= 1'b1;
    end else begin
      rvalid_reg <= 1'b0;
    end
  end
end

这里有个细节：读数据返回时，rvalid 必须和 rdata 同时有效。不能数据先出来，valid再出来。我曾经在一个项目里看到有人把valid延迟了一拍，结果Master端一直收不到数据，总线直接卡死。

4.4 时序分析与优化

单级流水线的时序分析，说白了就是看两个东西：

  • 建立时间（Setup Time）：数据必须在时钟沿之前稳定。
  • 保持时间（Hold Time）：数据必须在时钟沿之后保持稳定。

在单级流水线中，最长的路径通常是：

从寄存器输出 → 组合逻辑 → 下一级寄存器输入

我举个例子。假设你的Slave内部有一个很大的存储器（比如SRAM），读地址从寄存器出来，经过地址译码器，再到SRAM的地址输入，最后数据从SRAM输出，再经过数据选择器，到达下一级寄存器的D端。这条路径可能很长。

注意：如果这条路径的延迟超过了时钟周期，你的设计就会时序违规。我曾经在一个AI加速器项目里，因为SRAM的读延迟太大，不得不把单级流水线改成两级流水线。

优化方法有哪些？我列几个常用的：

优化方法 说明 效果
插入流水线寄存器 在长路径中间加一级寄存器 减少单级路径延迟
逻辑复制 将高扇出信号复制多份 减少驱动延迟
重定时（Retiming） 调整寄存器位置 平衡路径延迟
使用高速单元库 换用驱动能力更强的标准单元 减少门延迟

我个人最常用的是第一种：插入流水线寄存器。虽然会增加一拍延迟，但时序问题往往一拍就能解决。你想想看，是让芯片跑在500MHz好，还是为了省一拍延迟跑在300MHz好？答案不言自明。

4.5 避坑指南

最后，我分享几个我踩过的坑：

  • 坑1：忘记处理 wlast 信号。在突发写操作中，最后一个数据必须带 wlast 标志。我见过有人没检查这个，结果写操作永远结束不了。
  • 坑2：读数据返回时，rlast 信号没对齐。在突发读中，最后一个数据必须拉高 rlast。否则Master会一直等。
  • 坑3：握手信号没有寄存。组合逻辑的VALID/READY会导致时序路径过长，而且容易产生毛刺。
  • 坑4：地址和数据通道的同步没做好。这个前面已经讲过了，数据比地址早到，或者地址比数据早到，都会出问题。

我的建议：在做单级流水线设计时，先把写通道调通，再调读通道。写通道涉及地址、数据、响应三个通道的交互，逻辑更复杂。读通道只有地址和数据两个通道，相对简单。先难后易，效率更高。

好了，单级流水线的内容就这些。下一节我们会讲多级流水线，到时候你会看到，单级流水线其实只是基础，真正的挑战在后面。

单级流水线AXI Slave结构图 Master 地址通道 (AW/AR) 数据通道 (W/R) 响应通道 (B/R) 一级寄存器 (地址缓冲) 一级寄存器 (数据缓冲) 一级寄存器 (响应缓冲) 同步逻辑 地址与数据 同步判断 (AND操作) 图例： Master 地址通道 数据通道 响应通道 一级寄存器 同步逻辑

这张图展示了单级流水线的完整数据流。你可以看到，Master发出的地址和数据分别经过各自的通道，进入一级寄存器缓冲，然后在同步逻辑中做“与”判断，最后才执行真正的读写操作。这就是单级流水线的精髓。

可可精品资料库

← 上一章 📖 返回目录 下一章 →