3. 时钟约束入门：create_clock命令详解，主时钟与虚拟时钟
时钟，是数字芯片的“心跳”。
做时序约束这么多年，我最大的体会就是：时钟约束没做好，后面全是白忙活。你想想看，STA（静态时序分析）说白了就是检查数据在时钟节拍下能不能正确传输。如果时钟本身定义错了，那分析结果还有什么意义？
这一章，我们就来啃下时钟约束最基础、也最重要的两个概念：主时钟（Master Clock）和虚拟时钟（Virtual Clock）。我会结合create_clock命令，把它们的用法、坑点和我的实战经验都掰开揉碎了讲给你听。
3.1 主时钟：芯片的“心脏起搏器”
主时钟，就是直接由芯片外部引脚输入的时钟信号。比如晶振直接给进来的50MHz时钟，或者PLL（锁相环）参考时钟。它是所有时序路径的起点。
定义主时钟，我们用create_clock命令。语法很简单，但参数细节很多。
3.1.1 create_clock 命令基本语法
create_clock -name <clock_name> -period <period_value> [ -waveform <edge_list> ] [ -add ] [ <source_objects> ]我来拆解一下每个参数：
- -name：给时钟起个名字。我个人习惯用
clk_xxx的格式，比如clk_sys、clk_ddr。名字要见名知意。 - -period：时钟周期，单位是ns。比如50MHz的时钟，周期就是20ns。
- -waveform：定义时钟的上升沿和下降沿时间。默认是0和period/2，也就是50%占空比。如果占空比不是50%，就需要手动指定。
- -add：如果同一个端口上已经定义了时钟，加上这个参数可以再添加一个时钟。这个我后面会讲。
- <source_objects>：时钟源，通常是芯片的输入端口（port）或引脚（pin）。
3.1.2 实战示例：定义一个50MHz主时钟
假设我们的芯片有一个输入端口叫SYS_CLK，外部晶振提供50MHz时钟，占空比50%。
create_clock -name clk_sys -period 20.0 [get_ports SYS_CLK]这条命令告诉工具：在端口SYS_CLK上，有一个周期20ns、占空比50%的时钟，名字叫clk_sys。
如果占空比不是50%，比如是60/40，上升沿在0ns，下降沿在12ns：
create_clock -name clk_sys -period 20.0 -waveform {0 12} [get_ports SYS_CLK]-waveform后面跟的是上升沿和下降沿的时间列表。注意，第一个值必须是上升沿时间。
-name和端口名最好保持一致或强关联。我在一个项目里见过有人把50MHz时钟命名为clk_100m，结果调试时把自己都搞晕了。名字起得好，后期少烦恼。
3.2 虚拟时钟：没有物理连接的“幽灵时钟”
虚拟时钟，顾名思义，它没有物理端口或引脚与之相连。它只存在于STA工具的“想象”中。
你可能会问：没有物理连接的时钟，定义它干嘛？
嗯，这里有个关键场景：约束IO接口时序。
比如，芯片要跟外部的一个DDR存储器通信。外部DDR有自己的时钟（比如clk_ddr），但这个时钟并不直接连到我们芯片的内部逻辑上。它只是用来描述数据从芯片输出到外部DDR，或者从外部DDR输入到芯片的时序关系。
这时候，我们就需要定义一个虚拟时钟，来模拟外部器件的时钟。
3.2.1 虚拟时钟的定义
定义虚拟时钟，用的也是create_clock命令，但不指定源对象。
create_clock -name vclk_ddr -period 5.0 -waveform {0 2.5}注意，这里没有[get_ports ...]或[get_pins ...]。这个时钟就是“凭空”存在的。
3.2.2 虚拟时钟的典型应用
虚拟时钟通常配合set_input_delay和set_output_delay使用。比如：
# 定义虚拟时钟，模拟外部DDR的时钟
create_clock -name vclk_ddr -period 5.0
# 约束数据输入：数据在vclk_ddr上升沿之前0.5ns有效
set_input_delay -clock vclk_ddr -max 0.5 [get_ports data_in]
# 约束数据输出：数据在vclk_ddr上升沿之后0.3ns输出
set_output_delay -clock vclk_ddr -max 0.3 [get_ports data_out]这样做的好处是，STA工具会以虚拟时钟vclk_ddr为基准，去检查IO接口的时序是否满足外部器件的要求。
-name，结果工具自动生成了一个名字，叫clock_1。后来在写IO约束时，我引用这个名字，死活报错。查了半天才发现是名字对不上。所以，虚拟时钟一定要显式命名，而且名字要能体现它的用途，比如vclk_xxx。
3.3 主时钟 vs 虚拟时钟：一张表说清楚
| 特性 | 主时钟（Master Clock） | 虚拟时钟（Virtual Clock） |
|---|---|---|
| 物理连接 | 有，连接到芯片的输入端口或引脚 | 无，纯逻辑定义 |
| 定义方式 | create_clock ... [get_ports xxx] |
create_clock ...（不指定源） |
| 主要用途 | 驱动芯片内部所有时序逻辑 | 约束IO接口时序（input/output delay） |
| 能否被衍生 | 可以，通过PLL或分频产生衍生时钟 | 不能，它只是一个参考基准 |
| 典型例子 | 晶振输入的50MHz时钟 | 外部DDR存储器的工作时钟 |
3.4 一个容易忽略的点：-add 参数
有时候，同一个端口上会有多个时钟。比如，芯片支持两种工作模式，一种用50MHz，一种用100MHz。这两个时钟都从同一个引脚CLK_IN输入。
这时候，如果你直接定义第二个时钟，工具会报错，说端口上已经有时钟了。怎么办？加上-add参数：
# 第一个时钟
create_clock -name clk_50m -period 20.0 [get_ports CLK_IN]
# 第二个时钟，必须加 -add
create_clock -name clk_100m -period 10.0 -add [get_ports CLK_IN]加了-add，工具就知道：哦，这个端口上有两个时钟，分析时我会分别考虑。
create_clock命令是它们的共同“出生证明”。记住：主时钟要有物理锚点，虚拟时钟要显式命名。
3.5 本章知识体系：一张SVG图看懂
下面这张图，是我自己总结的时钟约束入门知识结构。你可以把它当作一个“思维导图”来看。
这张图把本章的核心逻辑串起来了：create_clock是根，分出主时钟和虚拟时钟两条支线，各自有用途和注意事项。你写约束时，先想清楚：这个时钟是驱动内部逻辑的，还是用来约束IO的？想清楚这个，就知道该用哪种了。
# ====== Master Clocks ======create_clock ...# ====== Virtual Clocks ======create_clock ...这样后期维护时，一眼就能找到。
好了，关于create_clock、主时钟和虚拟时钟，就讲到这里。记住：时钟是时序约束的基石，这块地基打牢了，后面的路才好走。
可可精品资料库