4. 先进工艺模块实战
在 Sentaurus TCAD 中，工艺仿真（Process Simulation）与器件仿真（Device Simulation）是两条紧密耦合的链路。工艺模块负责把版图与工艺配方转化为具有真实几何形貌、掺杂分布和应力状态的器件结构；器件模块再基于该结构求解电学特性。本节聚焦四个最基础也最关键的工艺模块——氧化、刻蚀、沉积、外延，说明它们在 SProcess 中的建模方式，并给出一个可运行的典型 CMOS 流程搭建思路。
一、四个工艺模块的物理本质与建模要点
氧化（Oxidation）：硅在氧化气氛中生成 SiO₂，遵循 Deal-Grove 模型。SProcess 中通过 temp、time、ambient（如 O₂、H₂O）控制生长，并区分干氧、湿氧。氧化会消耗硅（约 0.44 倍氧化层厚度），因此必须开启 diffuse 中的应力与体积膨胀模型，否则后续结构会出现几何错位。氧化速率对晶向敏感，(100) 面比 (111) 面慢，模型中通过 orientation 参数体现。
刻蚀（Etch）：刻蚀决定图形转移。SProcess 支持各向同性刻蚀（isotropic）与各向异性刻蚀（anisotropic），后者沿指定方向（如 direction= (0,1,0)）以不同速率推进。实际建模中常用 mask 指定光刻胶或硬掩膜，用 rate 控制刻蚀速率，用 time 控制刻蚀量。对于高深宽比结构，还需引入 trench 或 angle 参数描述侧壁倾角。
沉积（Deposition）：包括 LPCVD、PECVD、ALD 等。SProcess 中通过 deposit 语句指定材料（如 PolySilicon、SiO2、Si3N4）和厚度。沉积的保形性（conformality）是关键：conformal 表示均匀覆盖，directional 表示定向沉积。多晶硅栅通常采用保形沉积，而金属层可能采用定向溅射模型。
外延（Epitaxy）：在衬底上生长单晶硅，用于形成高阻外延层或 SiGe 应变层。SProcess 中通过 epitaxy 语句指定厚度、掺杂浓度和 Ge 组分。外延层与衬底之间形成突变或缓变结，直接影响器件阈值电压和沟道特性。
二、SProcess 命令组织与关键参数
一个完整的工艺步骤在 SProcess 中通常由若干条命令按时间顺序排列。以下给出一个简化的栅氧生长与多晶硅沉积片段，用于说明命令组织方式：
# 栅氧生长（干氧，1000°C，10 min）
diffuse time=10 min temp=1000 ambient=O2
# 多晶硅栅沉积（LPCVD，150 nm，保形）
deposit material=PolySilicon thickness=0.15 um conformal
# 栅极刻蚀（各向异性，以光刻胶为掩膜）
etch material=PolySilicon rate=0.2 um/min time=0.8 min \
anisotropic direction=(0,1,0) mask=Photoresist注意 diffuse 命令不仅执行氧化，还同时完成杂质扩散与激活。氧化过程中，掺杂剂会在 SiO₂/Si 界面发生分凝（segregation），SProcess 通过 segregation 模型处理。若忽略该效应，MOSFET 的阈值电压会出现明显偏差。
三、典型 CMOS 流程搭建示例
下面给出一个可用于教学验证的简化 CMOS 流程，参数为合理假设值，用于说明流程搭建逻辑，并非实测数据。
| 步骤 | 工艺模块 | 关键命令/参数 | 目的 |
|---|---|---|---|
| 1 | 衬底准备 | substrate，p 型，1e15 cm⁻³ | 定义初始硅片 |
| 2 | 阱注入 | implant B，30 keV，1e13 cm⁻² | 形成 p 阱 |
| 3 | 退火 | diffuse 1000°C，30 s | 激活掺杂、修复损伤 |
| 4 | 场氧 | diffuse H₂O，950°C，40 min | LOCOS 隔离 |
| 5 | 栅氧 | diffuse O₂，1000°C，10 min | 形成 ~5 nm 栅氧 |
| 6 | Poly 沉积 | deposit PolySilicon 0.15 µm | 栅极材料 |
| 7 | 栅刻蚀 | etch anisotropic，mask=PR | 定义栅长 |
| 8 | 侧墙沉积+刻蚀 | deposit Si₃N₄ + etch | 形成 spacer |
| 9 | 源漏注入 | implant As，30 keV，3e15 cm⁻² | 形成 n+ 源漏 |
| 10 | 退火 | diffuse 1050°C，10 s | 激活源漏 |
| 11 | 接触孔 | etch SiO₂，mask=Contact | 打开接触窗口 |
| 12 | 金属沉积 | deposit Aluminum 0.5 µm | 形成互连 |
refine 命令在关键界面（如栅氧/Si 界面）加密网格。若网格过粗，后续器件仿真中沟道电势分布会出现非物理振荡。
四、结果观察与判断依据
工艺仿真完成后，应重点检查以下内容：
- 几何形貌：栅氧厚度是否与目标一致（如 5 nm），侧墙宽度是否合理，接触孔是否完全打开。
- 掺杂分布：源漏结深是否在预期范围（如 0.1–0.2 µm），沟道表面浓度是否满足阈值电压要求。
- 应力分布：Si₃N₄ 侧墙会在沟道中引入应力，影响载流子迁移率，需在
stress模型中查看。 - 网格质量：关键界面处网格尺寸应小于 1 nm，避免器件仿真收敛困难。
orientation 设置错误。若刻蚀后侧壁垂直度与预期不符，检查 anisotropic 方向向量是否与晶圆坐标系一致。
完成上述流程后，可将生成的 TDR 文件导入 Sentaurus Device，进行 Id-Vg、Id-Vd 特性仿真，验证工艺参数对器件性能的影响。工艺与器件的这种闭环迭代，正是 TCAD 研发体系的核心工作方式。