2. 高速数字板叠层与阻抗规划

叠层设计是高速数字板布线工程的“地基”。信号在PCB上并不是在理想导线中传播，而是在由走线、参考平面和介质共同构成的传输线中传播。叠层决定了走线以微带线还是带状线形式存在，决定了参考平面是否连续，也决定了单端阻抗与差分阻抗能否稳定落在目标值附近。Allegro的Cross-section编辑器正是把“材料—厚度—线宽—间距—阻抗”这些参数放在同一张表中进行联动计算的核心工具。

一、四种基本传输线结构

在叠层语境下，先要分清四种最常见的传输线形态。

表层微带线（Microstrip）：走线位于PCB最外层，下方紧邻一个参考平面，上方是空气或阻焊层。它的有效介电常数介于空气与板材之间，通常约为板材Dk的0.5～0.7倍。微带线制造简单、便于探测，但暴露在表层，辐射和串扰相对较大，阻抗对阻焊厚度和表面处理较敏感。

内层带状线（Stripline）：走线夹在两个参考平面之间，上下都有介质包裹。电场完全处于介质中，有效介电常数接近板材Dk，阻抗稳定、辐射小、串扰低，是高速信号首选。缺点是过孔stub较长、布线层受限。

单端阻抗：一条信号线对参考平面的特性阻抗，典型目标为50Ω（部分消费类为45Ω或55Ω）。它由线宽W、介质厚度H、铜厚T和介电常数Dk共同决定。

差分阻抗：一对差分线之间的阻抗，典型目标为90Ω（USB、PCIe）或100Ω（以太网、HDMI、SATA）。它不仅与单线参数有关，还与线间距S强相关：S越小，耦合越强，差分阻抗越低。

四种传输线截面结构与阻抗关系 表层微带线 空气 / 阻焊 W 介质 H, Dk 参考平面 GND Z₀ ≈ 50Ω Dk_eff ≈ 0.6·Dk 内层带状线 参考平面 介质 H₁ W 介质 H₂ 参考平面 Z₀ ≈ 50Ω Dk_eff ≈ Dk 差分微带线 S 介质 H, Dk 参考平面 GND Z_diff ≈ 90/100Ω S↓ → Z_diff↓ 差分带状线 S Z_diff ≈ 90/100Ω 耦合强、辐射低 参数对阻抗的影响方向（其余不变时） W ↑ → Z₀ ↓ H ↑ → Z₀ ↑ Dk ↑ → Z₀ ↓ S ↑ → Z_diff ↑ 注：差分阻抗同时受 W、S、H 影响，调 S 比调 W 更敏感，但 S 受工艺最小间距限制。 典型 6 层叠层（示例） L1 信号（微带） L2 GND 参考平面 L3 信号（带状线） L4 电源 / GND L5 信号（带状线） L6 GND 参考平面

二、用 Cross-section 编辑器建立叠层

在 Allegro 中打开 Setup → Cross-section，会看到一张按层排列的表格。每一行代表一个导体层或介质层，列通常包括：层类型（CONDUCTOR/DIELECTRIC/PLANE）、材料名、厚度、介电常数 Dk、线宽 W、间距 S、以及计算出的阻抗值。操作顺序建议如下。

  1. 确定总层数与对称性：4 层板常见结构为“信号—GND—电源—信号”，6 层板常见为“信号—GND—信号—电源—GND—信号”。叠层应尽量关于中心对称，避免压合后翘曲。
  2. 填写介质厚度：芯板（Core）与半固化片（Prepreg）厚度按板材厂标准值填写，例如 0.1mm、0.2mm。表层到第一参考平面的介质厚度直接决定表层微带线阻抗。
  3. 设置铜厚：外层通常 1oz（约 35μm）加电镀，内层 1oz 或 0.5oz。铜厚增加会使阻抗略微下降。
  4. 输入 Dk：FR-4 在 1GHz 下 Dk 约 4.2～4.5，高速板材如 Megtron 6 约 3.4～3.7。Dk 随频率变化，高频时应使用板材厂提供的 Dk(f) 曲线。
  5. 设定目标阻抗：在 Cross-section 中为需要控制的层指定单端 50Ω、差分 90Ω 或 100Ω，然后调整线宽 W 与间距 S，直到计算值落入目标 ±10% 以内。
Allegro 的 Cross-section 编辑器内置阻抗计算器，但结果依赖所填 Dk 与铜厚。建议把板材厂提供的叠层报告参数直接录入，并与 Polar SI9000 等工具交叉验证。

三、一个 6 层板阻抗计算示例

假设选用 FR-4，Dk=4.3，外层铜厚 1oz（T=35μm），表层到 L2 的介质厚度 H=0.18mm。目标单端阻抗 50Ω。用微带线近似公式估算线宽：

Z₀ ≈ 87 / √(Dk_eff + 1.41) · ln(5.98·H / (0.8·W + T))
其中 Dk_eff ≈ 0.6·Dk + 0.4 ≈ 2.98
代入 Z₀=50Ω，H=0.18mm，T=0.035mm：
50 ≈ 87 / √4.39 · ln(5.98×0.18 / (0.8W + 0.035))
解得 0.8W + 0.035 ≈ 0.22mm
W ≈ 0.23mm

即表层微带线线宽约 0.23mm 时可得到约 50Ω。若改为内层带状线，上下介质各 0.2mm，Dk_eff≈4.3，同样 50Ω 对应的线宽会明显变窄，约 0.12～0.14mm。差分线则需在此基础上把两条线间距 S 设为约 0.15～0.2mm，使差分阻抗落在 90～100Ω。这些数值属于示例估算，实际应以板材厂参数和 Allegro 计算结果为准。

四、叠层规划中的关键约束

叠层不只是阻抗问题，还直接约束布线可行性。第一，参考平面连续性：高速信号换层时，回流路径必须通过地过孔就近连通，否则阻抗突变、EMI 增大。第二，电源平面与地平面成对：相邻的电源/地平面构成平面电容，可降低电源阻抗，但间距不宜过大。第三，信号层尽量夹在两个参考平面之间，避免出现“一边是参考平面、另一边是电源平面且被分割”的情况。第四，差分对层分配：同一差分对应尽量走在同一层，若必须换层，两根线要同时换层并保持对称。

常见错误：在 Cross-section 中只改了线宽却忘记同步更新约束管理器（Constraint Manager）中的阻抗规则，导致布线时实际线宽与叠层计算不一致。叠层参数与约束规则必须成对维护。

五、从叠层到约束的落地检查

完成 Cross-section 后，应把结果转化为可执行的约束：在 Constraint Manager 中为不同层、不同网络类分别设置线宽、间距、差分对阻抗和过孔结构。建议做一次“反向核对”：随机抽取几条已布线网络，用 Allegro 的阻抗检查或场求解器复核实际截面阻抗，确认与叠层目标一致。若偏差超过 10%，优先检查介质厚度、Dk 取值和铜厚是否与板材厂实际供货一致，而不是先改线宽。

叠层与阻抗规划的本质，是在制造能力、材料成本和信号完整性之间找到平衡点。把 Cross-section 当作设计入口而不是事后补填的表格，才能让后续的布线、仿真和测试有稳定的基准。

← 上一章 📖 返回目录 下一章 →