3. 射频前端信号链设计
接收链路从天线端口开始，依次经过射频滤波器、低噪声放大器（LNA）、混频器、中频/基带滤波与可变增益放大器（VGA），最终送入ADC；发射链路则从DAC出发，经基带滤波、混频器、驱动放大器（DA）与功率放大器（PA），再通过滤波器到达天线。整条链路的性能不是各器件指标的简单叠加，而是由增益、噪声系数（NF）、线性度（IIP3/P1dB）和动态范围共同决定。本节以接收链路为主线，说明链路预算的计算方法、增益分配原则，以及NF与线性度之间的折中关系。
一、链路预算的基本模型
链路预算的核心是Friis公式。对于级联系统，总噪声系数为：
F_total = F1 + (F2-1)/G1 + (F3-1)/(G1·G2) + ...
NF_total(dB) = 10·log10(F_total)其中F为线性噪声因子，G为线性增益。该式说明：第一级器件的NF对总NF贡献最大，而其增益会抑制后级噪声贡献。因此LNA必须紧靠天线，且具有足够增益。但增益并非越大越好——增益过高会使后级混频器或ADC提前进入压缩，降低线性度。这就是接收链路设计的核心矛盾。
以典型SDR接收机为例，假设天线端口到ADC的链路参数如下（示例假设值）：
| 级 | 器件 | 增益(dB) | NF(dB) | IIP3(dBm) |
|---|---|---|---|---|
| 1 | 射频滤波器 | -1.5 | 1.5 | +30 |
| 2 | LNA | +18 | 1.2 | -5 |
| 3 | 混频器 | +8 | 9.0 | +10 |
| 4 | 中频VGA | +20 | 6.0 | +15 |
| 5 | ADC | 0 | — | — |
按Friis公式逐级计算，前两级贡献了绝大部分噪声。若LNA增益从18 dB降到12 dB，总NF会上升约0.6 dB；但若LNA增益升到24 dB，混频器输入功率增大，IIP3会显著恶化。因此增益分配需要在NF与线性度之间寻找平衡点。
二、增益分配与动态范围
接收链路的增益分配通常遵循“前高后低、逐级压缩”的原则：LNA提供主要增益以压制后级噪声，混频器和VGA提供可控增益以适应不同信号强度。VGA的作用是在强信号时降低增益，防止ADC过载；在弱信号时提高增益，充分利用ADC动态范围。
ADC的满量程输入通常为2 Vpp（约+10 dBm），其量化噪声决定了最小可检测信号。若ADC为14位、采样率100 MSPS，理论SNR约86 dB，实际有效位数（ENOB）约11.5位，对应SNR约71 dB。链路总增益应使最大预期信号恰好接近ADC满量程，同时保证最小信号高于ADC噪声底。
三、噪声系数与线性度的折中
级联系统的IIP3由下式估算（线性值）：
1/IIP3_total = 1/IIP3_1 + G1/IIP3_2 + G1·G2/IIP3_3 + ...与NF相反，后级器件的IIP3对总IIP3影响更大，因为前级增益会放大后级非线性贡献。因此LNA增益越高，混频器和VGA的线性度要求越苛刻。实际设计中，常通过以下手段折中：
- LNA采用可切换增益模式，强信号时降低增益，避免后级压缩；
- 混频器选用高IIP3的有源混频器或无源混频器加后置放大；
- VGA置于混频器之后，其增益调整不影响前级NF，但需注意自身线性度；
- 在ADC前加入抗混叠滤波器，抑制带外强干扰，降低对ADC线性度的压力。
四、发射链路的对称考虑
发射链路从DAC开始，DAC输出经重建滤波器、混频器、DA和PA到达天线。发射链路的核心指标是输出功率、EVM和频谱掩模。DAC的SFDR和混频器的镜像抑制决定信号纯度，PA的P1dB和ACPR决定线性输出能力。与接收链路不同，发射链路的增益分配更关注“后级大功率器件的线性度”，因为PA通常工作在接近压缩点的区域，需要预留足够的回退（back-off）。
例如，若PA的P1dB为+30 dBm，为满足ACPR要求需回退6 dB，则平均输出功率约+24 dBm。DAC输出约-10 dBm，经混频器+DA总增益约34 dB，需注意各级的增益压缩和噪声积累。
五、链路预算的验证方法
完成初步分配后，需通过实测或仿真验证。常用方法包括：
- 用噪声分析仪测量各级NF，或使用Y因子法；
- 用双音测试测量IIP3，观察三阶互调产物；
- 用扫频法测量增益平坦度和带外抑制；
- 用ADC采集实际信号，计算SNR、SFDR和ENOB，反推链路性能。
若实测NF高于预算，优先检查LNA输入匹配和滤波器插损；若IIP3不足，检查混频器输入功率是否过高，或VGA增益是否过大。链路预算不是一次计算，而是“计算—实测—调整”的迭代过程。
上图展示了接收链路从天线到ADC的各级增益、噪声系数累积曲线以及增益分配柱状图。可以看到，LNA贡献了最大的增益和最低的NF，而混频器和VGA虽然增益较高，但NF也显著增大。累积NF在前两级迅速上升后趋于平缓，说明后级噪声被前级增益抑制。总增益约+44.5 dB，总NF约2.9 dB，这一结果与Friis公式计算一致。
链路预算的最终目标是：在满足ADC输入动态范围的前提下，使总NF尽可能低、总IIP3尽可能高。这需要反复迭代增益分配，并结合实测数据修正模型。对于SDR系统，由于频段和带宽可重构，链路预算还需考虑不同模式下的参数变化，例如窄带模式可容忍更高增益，宽带模式则需降低增益以避免互调。