VIP20
本课程属于：210-Analog Devices高速转换与射频系统工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

ADI SDR射频前端与基带接口工程

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与SDR系统全景
目标=ADI SDR射频前端与基带接… · 核心概念 · 典型应用场景与整体架构
SDR课程导入
02
ADI SDR射频前端核心器件选型
目标=AD9361 · AD9371 · ADRV9002
ADISDR
03
射频前端信号链设计
目标=从天线 · 滤波器 · 放大器
射频前端信号链设…目标=从天线
04
AD9361/AD9371寄存器与SPI控制
目标=寄存器映射 · SPI读写时序 · 初始化流程
AD9361/AD937…SPI
05
射频前端时钟与LO系统
目标=参考时钟 · 本振频率规划 · 锁相环配置
LO射频前端时钟
06
接收通道增益与AGC控制
目标=手动增益模式 · 自动增益控制 · 增益步进
AGC接收通道增益
07
发射通道功率与DPD基础
目标=发射增益控制 · 功率检测 · 数字预失真接口与线性化基本方法
DPD发射通道功率
08
基带接口总览
目标=CMOS/LVDS并行接口 · JESD204B/C串行接口 · DMA与数据搬运路径对比
基带接口总览CMOS/LVDS
09
JESD204B/C链路建立
目标=链路参数 · 多帧同步 · 确定性延迟
JESD204B/C链路建立
10
LVDS/CMOS并行接口时序
目标=数据格式 · 帧同步 · 时钟相位
LVDS/CMOS并行接口时序
11
基带数据格式与I/Q处理
目标=定点/浮点表示 · I/Q不平衡 · 直流偏移
I/Q基带数据格式
12
FPGA与ADI收发器接口设计
目标=AXI-Lite/SPI控制 · JESD204B IP核 · 数据缓冲与跨时钟域处理
FPGAADI
13
Linux/No-OS驱动与设备树
目标=AD9361/AD9371驱动… · 设备树节点 · IIO子系统与用户空间接口
Linux/No-OS驱动
14
IIO Oscilloscope与Libiio实战
目标=使用IIO工具进行收发链路配置 · 数据采集 · 频谱观察与寄存器调试
IIOOscilloscope
15
射频前端校准
目标=正交误差校正 · 直流偏移校准 · LO泄漏校准
射频前端校准目标=正交误差校…
16
接收链路性能测试
目标=噪声系数 · 灵敏度 · 动态范围
接收链路性能测试目标=噪声系数
17
发射链路性能测试
目标=输出功率 · 频谱模板 · EVM
发射链路性能测试目标=输出功率
18
基带接口误码与眼图测试
目标=JESD204B链路误码率 · 眼图扫描 · 均衡与预加重设置
基带接口误码眼图测试
19
多通道同步与MIMO配置
目标=多片ADRV9002/AD93… · 相位对齐 · 本振共享与波束成形基础
MIMO多通道同步
20
SDR平台硬件设计
目标=电源树 · 时钟树 · 射频屏蔽
SDR平台硬件设计
21
ADRV9002/ADRV9009高级特性
目标=跳频 · 多芯片同步 · 数字校正
ADRV9002/ADR…高级特性
22
实时频谱监测与信号检测
目标=基于SDR的频谱扫描 · 能量检测 · 门限设置与信号识别流程
实时频谱监测信号检测
23
OFDM收发链路实现
目标=基带子载波映射 · IFFT/FFT · 循环前缀
OFDM收发链路实现
24
5G NR/LTE射频前端配置
目标=带宽 · 子载波间隔 · TDD/FDD模式
NR/LTE5G
25
SDR在雷达与电子战中的应用
目标=脉冲压缩 · 线性调频 · 接收保护
SDR雷达
26
射频前端故障诊断
目标=SPI通信失败 · JESD204B失锁 · 时钟丢失
射频前端故障诊断SPI
27
基带接口调试工具链
目标=ILA · SignalTap · JESD204B调试IP
基带接口调试工具…ILA
28
系统级联合调试
目标=从FPGA比特流加载 · 驱动加载 · 接口链路建立到收发数据闭环的完整流程
系统级联合调试FPGA
29
性能优化与资源权衡
目标=采样率 · 带宽 · 功耗
性能优化资源权衡
30
综合项目实战
目标=基于ADI SDR平台完成一个… · 包括射频前端配置 · 基带接口打通
综合项目实战ADI