1. 课程导入与SDR系统全景
软件定义无线电（Software Defined Radio，SDR）的核心思想，是把传统上由模拟电路固定完成的混频、滤波、增益控制、调制解调等功能，尽可能搬到数字域，由可编程逻辑或处理器用软件实现。这样做的直接收益是：同一套硬件可以通过加载不同软件，适配不同频段、不同带宽、不同制式的信号。ADI 的 SDR 产品线（如 AD9361/AD9364、AD9371、ADRV9002/9009、ADRV9026 等）正是围绕这一思想构建的射频收发芯片与评估平台，它们把射频前端、数据转换器和数字接口集成在一起，成为连接天线与基带处理器的桥梁。
本课程的目标，是让学习者建立一条从“天线端射频信号”到“基带数字样点”的完整工程链路认知，并具备用 ADI 器件完成实际配置、调试与验证的能力。具体来说，学完本课程应当能够：读懂 ADI SDR 收发器的信号链结构，理解接收通道与发射通道各自的信号流向；掌握本振、混频、滤波、增益、采样率等关键参数的物理含义及其相互制约；能够通过 SPI 寄存器或 API 完成基本配置；能够判断基带接口（LVDS/CMOS、JESD204B/C）是否正常建链；能够用频谱、星座图、EVM 等指标评估链路质量，并在出现问题时定位到射频、时钟、数据接口或数字信号处理中的具体环节。
核心概念：一条双向的信号链
理解 SDR，最有效的方式是先抓住它的信号链骨架。以典型的零中频（Zero-IF）收发器为例，接收方向从天线开始，依次经过低噪声放大器（LNA）、正交混频器、跨阻放大器与低通滤波、可变增益放大器（VGA），再送入 ADC 变成数字样点，最后经抽取滤波和数字接口送往基带。发射方向则相反：基带数字样点经接口进入芯片，经过插值滤波、DAC 转换、正交调制、可变增益放大，最后由功率放大器（PA）驱动天线。整个链路上，本振（LO）为收发混频提供载波，时钟系统为 ADC/DAC 和数字接口提供采样与同步基准。
这里有几个必须建立直觉的概念。第一是零中频与镜像抑制：零中频架构把射频直接搬到基带，省去了中频滤波，但对 I/Q 两路的幅度和相位失配非常敏感，失配会直接表现为镜像干扰和 EVM 恶化。第二是采样率与带宽的关系：ADC/DAC 的采样率决定了可处理信号带宽的上限，而抽取/插值滤波器则在降低数据率的同时完成抗混叠和整形。第三是增益分配：接收链的总增益需要在 LNA、混频器、VGA 之间合理分配，既要压低噪声系数，又要避免后级饱和；发射链则要在保证输出功率的同时控制 ACLR 和 EVM。第四是数据接口：JESD204B/C 用高速串行链路替代并行 LVDS，减少了引脚数，但引入了链路建立、确定性延迟和多器件同步等新问题。
典型应用场景与选型视角
ADI SDR 器件覆盖了从便携式电台到大规模 MIMO 基站的广泛场景。手持/背负式战术电台通常选用 AD9364 这类单通道收发器，关注低功耗、小尺寸和快速跳频；无人机数据链与专网通信常用 AD9361 双通道方案，需要收发同时工作并支持 TDD/FDD 切换；5G 小基站与有源天线阵列则倾向 ADRV9002/ADRV9026，它们提供更高的通道数、更宽的带宽和 JESD204B/C 接口，便于与 FPGA 做多通道相位同步。测试测量设备（如矢量信号源、频谱分析仪）会看重 ADRV9009 的宽动态范围与快速频率切换能力。选型时不能只看频段和带宽，还要同时评估通道数、双工方式、接口类型、功耗、集成度以及配套的评估板与软件生态。
整体架构：从芯片到系统的分层
把 ADI SDR 放进一个完整系统，可以分成四层来看。最底层是射频前端层，包括天线、滤波器、巴伦、PA/LNA 以及收发开关，负责信号的辐射、接收与初步调理。第二层是收发芯片层，即 AD936x/ADRV900x 等器件，完成混频、放大、滤波、ADC/DAC 转换和数字抽取/插值。第三层是数字接口与时钟层，包括 JESD204B/C 链路、参考时钟、SYSREF 以及多芯片同步机制。最上层是基带处理层，由 FPGA 或 SoC 完成同步、信道估计、解调、协议栈等运算。四层之间通过明确的电气接口和时序约定耦合，任何一层出问题都会在最终指标上体现出来。
本课程的学习路径
后续内容将沿着这条信号链逐步展开：先建立射频与基带的基本概念和参数体系，再深入 ADI 收发器的内部结构与配置方法，然后重点讲解 JESD204B/C 接口、时钟与同步、增益与校准、滤波与采样率规划等工程要点，最后通过典型调试案例和指标测试方法，把知识落到可复现的操作上。学习过程中应配合 ADI 官方评估板、IIO Oscilloscope、TES（Transceiver Evaluation Software）等工具进行观察和验证，把寄存器值、频谱形态和接口状态对应起来，形成“配置—观察—判断—调整”的闭环。
需要特别提醒的是，SDR 的灵活性来自软件，但性能上限仍由模拟前端和数据转换器决定。理解器件的噪声系数、线性度、镜像抑制、时钟抖动等硬指标，才能判断哪些问题可以通过改配置解决，哪些必须回到硬件设计。这也是本课程反复强调“射频前端与基带接口并重”的原因。