📚 课程目录第4章时钟抖动的定义与分类

4. 时钟抖动的定义与分类

在高速 ADC 采样系统中，时钟抖动（Clock Jitter）是决定信噪比上限的关键因素之一。它描述的是时钟边沿相对于理想位置的随机偏移。理解抖动的定义与分类，是后续进行采样优化、时钟源选型和相位噪声预算的前提。

一、抖动的本质：时间误差

理想时钟的每个上升沿都应出现在严格等间隔的时刻。实际时钟由于热噪声、电源波动、串扰、锁相环（PLL）环路特性等因素，边沿会提前或滞后。设第 n 个边沿的理想时刻为 tₙ = nT（T 为时钟周期），实际时刻为 tₙ + Δtₙ，则 Δtₙ 就是该边沿的时间抖动。抖动通常以秒（ps、fs）或单位间隔（UI）表示，也可用相位噪声在频域描述。

抖动对 ADC 的影响体现在采样时刻误差上。若输入信号为 v(t) = A·sin(2πf_int)，采样时刻误差 Δt 引起的电压误差为 Δv ≈ A·2πf_in·Δt·cos(2πf_int)。可见，输入频率越高，同样的时间抖动造成的电压误差越大。由此可推导出抖动限制的 SNR 上限：

SNR_jitter = -20·log10(2π·f_in·σ_t)   (dB)

其中 σ_t 为时钟抖动的 RMS 值（秒），f_in 为输入信号频率（Hz）。

例如，f_in = 100 MHz、σ_t = 100 fs 时，SNR_jitter ≈ -20·log10(2π×1e8×1e-13) ≈ 84 dB。若 σ_t 增大到 1 ps，则 SNR 降至约 64 dB。这说明在高输入频率下，抖动是 SNR 的硬性瓶颈。

二、抖动的分类

抖动按统计特性可分为两大类：随机抖动（Random Jitter, RJ）和确定性抖动（Deterministic Jitter, DJ）。

随机抖动由高斯白噪声引起，服从正态分布，理论上无界，但可用 RMS 值描述。其峰峰值随观测样本数增加而增大，常用 BER（误码率）对应的峰峰值表示，如 14σ 对应 10⁻¹² BER。RJ 主要来自热噪声、散粒噪声等不可预测的物理过程。

确定性抖动有明确的产生原因，幅度有界，不服从高斯分布。常见子类包括：

周期抖动（Periodic Jitter, PJ）：由周期性干扰引起，如开关电源纹波、参考时钟泄漏，在频谱上表现为离散杂散。
数据相关抖动（DDJ）：与码型相关，由传输线损耗和反射造成，在时钟路径中较少见，但在 SerDes 中显著。
占空比失真（DCD）：高电平与低电平持续时间不等，导致边沿交替偏移。
有界不相关抖动（BUJ）：如串扰、电源噪声等非周期性但幅度有界的干扰。

总抖动 TJ 通常用 RJ 与 DJ 的卷积表示。在给定 BER 下，TJ ≈ 2·Q·σ_RJ + DJ，其中 Q 为与 BER 对应的高斯分位数（如 BER=10⁻¹² 时 Q≈7）。

三、周期抖动与周期间抖动

周期抖动（Period Jitter）指实际时钟周期与理想周期 T 的偏差，即 ΔTₙ = Tₙ - T。它反映单个周期内的短期波动，常用于评估时钟在单个采样间隔内的稳定性。

周期间抖动（Cycle-to-Cycle Jitter, C2C）指相邻两个周期之差，即 ΔT_n+1 - ΔT_n。它衡量周期变化的快慢，对 PLL 环路带宽和 ADC 采样保持电路尤为关键。C2C 抖动通常大于周期抖动，因为相邻周期的偏差可能同向叠加。在频域上，C2C 抖动与高频相位噪声相关，而周期抖动与低频相位噪声相关。

四、相位噪声与时间抖动的数学关系

相位噪声 ℒ(f) 是载波偏离 f 处 1 Hz 带宽内的单边带相位噪声功率与载波功率之比，单位为 dBc/Hz。时间抖动 σ_t 与相位噪声的关系为：

σ_t² = (1/(2πf_c)²) · ∫ 2·10^(ℒ(f)/10) df

其中 f_c 为时钟载波频率，积分区间通常为 f1 到 f2（如 10 Hz 到 f_c/2）。

该式表明，时间抖动是相位噪声在关注频段内的积分结果。低频相位噪声（如 1/f 噪声）对抖动贡献大，但可通过 PLL 环路带宽抑制；高频相位噪声则直接叠加到采样时刻上。实际计算时，常将相位噪声曲线分段近似为幂律段，逐段积分后求和。

在 ADC 时钟设计中，应优先关注 10 kHz 到 100 MHz 范围内的相位噪声，因为该频段对采样抖动贡献最大。若时钟源相位噪声在 1 MHz 处为 -150 dBc/Hz，在 10 MHz 处为 -160 dBc/Hz，则积分抖动可能在几十飞秒量级。

五、各类抖动的关系与选用

随机抖动与确定性抖动共同构成总抖动；周期抖动和周期间抖动是时域描述，相位噪声是频域描述，三者可通过上述积分关系相互转换。在实际工程中，若关注 ADC 的 SNR 上限，应使用积分时间抖动 σ_t；若关注时钟分配网络的信号完整性，则需分别考察 RJ、DJ、C2C 等指标。

综上，随机抖动与确定性抖动从统计角度划分，周期抖动与周期间抖动从时域角度描述，相位噪声从频域角度描述，而积分时间抖动 σ_t 是连接频域相位噪声与 ADC 采样 SNR 的桥梁。在实际设计中，应根据 ADC 输入频率和分辨率要求，反推允许的 σ_t，再据此分配 RJ 与 DJ 预算，并选择满足相位噪声指标的时钟源与 PLL 环路带宽。