首页
›
芯片硬件与光电工程
›
210-Analog Devices高速转换与射频系统工程
›
《ADI高速数据转换系统设计与工程开发》
VIP20
本课程属于:210-Analog Devices高速转换与射频系统工程
芯片硬件与光电工程 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
ADI高速数据转换系统设计与工程开发
共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与高速数据转换系统全景
目标=ADI高速ADC/DAC产品谱… · 典型信号链架构 · 关键性能指标与工程开发流程总览
课程导入
高速数据转换系统…
02
高速ADC核心指标解读与选型方法
目标=分辨率 · 采样率 · SNR
ADC
高速
03
高速DAC核心指标解读与选型方法
目标=更新率 · 建立时间 · 无杂散动态范围
DAC
高速
04
模拟前端与输入驱动设计
目标=单端/差分转换 · 巴伦与变压器耦合 · 放大器驱动
模拟前端
输入驱动设计
05
时钟与采样系统设计
目标=时钟抖动对SNR的影响 · ADC时钟输入结构 · 时钟分配与扇出
时钟
采样系统设计
06
电源与基准设计
目标=ADC/DAC多电源域去耦 · LDO与开关电源组合 · 基准电压源噪声与驱动能力
电源
基准设计
07
高速数字接口与数据捕获
目标=JESD204B/C · LVDS · CMOS并行接口
高速数字接口
数据捕获
08
PCB布局与信号完整性基础
目标=叠层设计 · 阻抗控制 · 差分走线
PCB
布局
09
高速ADC数据手册深度阅读与仿真验证
目标=利用ADI数据手册 · IBIS/SPICE模型 · ADIsimADC等工具完成关键指标…
ADC
高速
10
ADC驱动放大器电路设计与实测
目标=选择ADA4932/ADA49… · 完成增益 · 带宽
ADC
驱动放大器电路设…
11
抗混叠滤波器设计与实现
目标=滤波器拓扑选择 · 元件选型 · 寄生参数影响
抗混叠滤波器设计
实现
12
时钟电路设计与抖动测量
目标=使用HMC7044等时钟芯片 · 完成时钟树规划 · 抖动测量
时钟电路设计
抖动测量
13
电源树设计与噪声优化实战
目标=为高速ADC/DAC构建低噪声… · 使用ADP7157等LDO · 测量电源抑制比与输出噪声
电源树设计
噪声优化实战
14
高速DAC输出网络与重建滤波
目标=电流输出DAC的负载匹配 · 差分转单端 · 重建滤波器设计
DAC
高速
15
JESD204B链路建立与调试
目标=链路参数配置 · 确定性延迟 · 同步机制
JESD204B
链路建立
16
FPGA数据采集与处理系统设计
目标=高速数据接收 · 缓存 · 触发
FPGA
数据采集
17
ADC/DAC评估板与测试平台搭建
目标=利用ADI评估板 · 数据采集卡 · 信号发生器
ADC/DAC
评估板
18
动态性能测试与FFT分析
目标=相干采样 · 窗函数选择 · 频谱泄漏处理
FFT
动态性能测试
19
静态性能测试与直方图分析
目标=DNL · INL · 失调
静态性能测试
直方图分析
20
多通道同步与相位一致性设计
目标=多ADC/DAC同步架构 · 时钟与触发分配 · 确定性延迟实现
多通道同步
相位一致性设计
21
高速数据转换系统的热设计与机械可靠性
目标=功耗估算 · 散热方案 · 温度对性能的影响
高速数据转换系统…
机械可靠性
22
电磁兼容与干扰抑制
目标=辐射发射与传导发射控制 · 屏蔽 · 滤波
电磁兼容
干扰抑制
23
系统校准与数字校正技术
目标=增益/失调校准 · 背景校准 · 数字预失真
系统校准
数字校正技术
24
雷达与相控阵应用实战
目标=高速ADC/DAC在雷达接收/… · 多通道同步 · 波束形成数据接口设计
雷达
相控阵应用实战
25
通信接收机与发射机应用实战
目标=软件无线电架构 · 中频采样 · 通道选择
通信接收机
发射机应用实战
26
医疗成像与仪器仪表应用实战
目标=超声前端 · 数字X射线 · 高速数据采集卡设计
医疗成像
仪器仪表应用实战
27
系统级仿真与模型联合验证
目标=使用ADI的ADIsimRF · LTspice · SystemVue等工具进行信号链预…
系统级仿真
模型联合验证
28
原型调试与故障排查方法论
目标=常见问题如码型错误 · 时钟失锁 · 电源噪声
原型调试
故障排查方法论
29
从原型到产品的工程化设计
目标=可制造性设计 · 元件降额 · 测试覆盖率
从原型到产品的工…
目标=可制造性设…
30
前沿趋势与课程综合项目
目标=ADI最新高速转换器技术 · 集成收发器 · 光子ADC等趋势
前沿趋势
课程综合项目
所属VIP或分类
同VIP:ADI-JESD204高速数据链路工程
同VIP:ADI-PLL与频率合成器系统设计
同VIP:ADI-SDR射频前端与基带接口工程