3. 高速DAC核心指标解读与选型方法
高速DAC的选型不是“位数越高越好”，也不是“更新率越快越好”，而是要让器件的关键指标与目标信号链的带宽、动态范围、通道规模和数字接口能力相匹配。对波形合成与通信发射这两类典型场景，选型时最需要盯住的六个参数是：更新率、建立时间、无杂散动态范围（SFDR）、输出带宽、通道数、接口类型。它们分别约束了“能跑多快”“跳变后多久稳定”“频谱有多干净”“能送到多高频率”“一次能发几路”“数字侧怎么喂数据”。
一、更新率与建立时间：决定合成频率上限与波形保真度
更新率（Update Rate，常以 fDAC 或 fs 表示）是DAC每秒输出新样点的最大速率，它直接决定可合成信号的奈奎斯特上限 fs/2。但工程上不能贴着奈奎斯特用：第一奈奎斯特区靠近 fs/2 处镜像与滚降严重，通常建议目标载波落在 fs/3 以内，或直接使用第二、第三奈奎斯特区配合镜像抑制滤波。例如要合成 1.2 GHz 载波，若只用第一奈奎斯特区，fs 至少取 3.6 GSPS 才比较从容；若采用射频DAC的混频/镜像模式，则可用 2.4 GSPS 左右配合带通滤波实现。
建立时间（Settling Time）描述DAC输出从一次码字跳变到进入并保持在某个误差带（常见 ±0.5 LSB、±1 LSB 或 ±0.1%）内所需的时间。它与更新率是一对约束：更新周期 Ts=1/fs 必须大于建立时间加保持裕量，否则码间干扰（ISI）会累积成码型相关失真。选型时若看到“建立时间 0.5 ns 到 ±0.5 LSB”，意味着在 2 GSPS（周期 500 ps）下已接近极限，需要留出裕量；而在 1 GSPS 下则较宽松。建立时间还分“满量程建立”和“小信号建立”，波形合成中频繁发生的是小步进跳变，应重点关注小信号建立与压摆率。
二、SFDR与输出带宽：决定频谱纯度与可用频段
无杂散动态范围（SFDR）是载波功率与最大杂散（不含谐波或含谐波，视定义）之比，单位 dBc。它决定了发射频谱模板能否满足、EVM 能否达标。SFDR 随输出频率升高而恶化，因此数据手册通常给出“SFDR vs fout”曲线。选型时要看目标载波频点处的 SFDR，而不是只看低频典型值。例如通信发射要求 ACLR 优于 −45 dBc，则 DAC 在目标频点的 SFDR 至少应留 10 dB 以上裕量，即优于 −55 dBc。SFDR 受DAC内核架构（电流舵、R-2R、Σ-Δ）、输出归零/混频模式、时钟抖动和数字插值影响，通常可通过 2×/4× 数字插值把镜像推远，再配合模拟滤波改善。
输出带宽（Output Bandwidth）指DAC模拟输出能够有效输出的频率范围，通常以 −3 dB 带宽给出。它必须覆盖目标载波及必要边带。若输出带宽不足，高频幅度滚降会直接恶化平坦度和 EVM。注意区分“更新率”和“输出带宽”：前者是采样速率，后者是模拟前端能通过的频率。射频DAC常提供多奈奎斯特输出能力，选型时要确认目标频段是否落在其有效输出带宽内，并核对输出网络（变压器、巴伦、匹配）的带宽。
三、通道数与接口类型：决定系统规模与数字侧可行性
通道数直接对应相控阵通道数、I/Q 双路或差分多路输出。波形合成中，多通道DAC用于生成多路相位相干信号，此时不仅要看通道数，还要看通道间偏斜、增益匹配和同步能力；通信发射中，I/Q 两路DAC的增益/相位失配会直接恶化镜像抑制比。选型时应确认是否支持多片同步（如 JESD204B 的 SYSREF、多芯片同步），以及通道间隔离度。
接口类型决定数字侧能否以足够带宽把数据送到DAC。常见有 LVDS 并行接口和 JESD204B/C 串行接口。JESD204B 用少量高速 SerDes 通道替代大量并行走线，适合高采样率、多通道场景，但需要配置链路参数（L、M、F、K、S）并保证确定性延迟。选型时要算清数字接口总吞吐：例如 2 通道、16 bit、2 GSPS，总数据率 64 Gbps，若用 JESD204B 每通道 12.5 Gbps，则至少需要 6 条 SerDes 通道（含 8b/10b 开销后需再核算）。接口带宽不足，再高的DAC更新率也无法发挥。
四、面向场景的选型方法
把六个指标按场景排序，可以形成清晰的选型路径。波形合成（任意波形发生、雷达、量子控制）优先关注：建立时间与更新率（决定波形细节与重复率）、输出带宽与平坦度（决定边沿与高频分量）、通道数与同步（决定多路相干）。通信发射（基站、微波回传、卫星载荷）优先关注：SFDR 与 ACLR（决定频谱模板）、输出带宽（覆盖载波与调制边带）、接口类型与吞吐（决定多载波聚合能力）。
五、一个可执行的选型核对表示例
下面给出一份可直接填写的选型核对表，字段均围绕本节六个核心指标展开。示例行以“通信发射、载波 2.6 GHz、调制带宽 200 MHz、2 通道”为假设场景，数值为教学示例，不代表实测结果。
| 核对项 | 目标/约束 | 示例取值（假设） | 判断依据 |
|---|---|---|---|
| 输出带宽 | ≥ fc+BWmod/2 | ≥ 2.7 GHz | 覆盖载波与调制边带 |
| 更新率 | 第一奈奎斯特 ≥3fc 或混频模式 | ≥ 8 GSPS（或 4 GSPS 混频） | 避免近奈奎斯特滚降 |
| 建立时间 | ts ≤ 0.3×Ts | ≤ 37.5 ps（8 GSPS） | 留码间干扰裕量 |
| SFDR | 目标频点优于模板 10 dB | ≥ 65 dBc @2.6 GHz | 保证 ACLR/EVM 裕量 |
| 通道数 | ≥ I/Q 或阵列通道数 | 2 通道，支持同步 | 镜像抑制与相干性 |
| 接口类型 | 总吞吐 ≥ N×B×fs | JESD204B，≥6 条 SerDes | 数字侧带宽匹配 |
需要强调的是，六个指标之间存在折中：提高更新率往往带来功耗与 SFDR 压力；增加通道数会抬高接口吞吐和同步复杂度；追求高 SFDR 可能需要牺牲输出带宽或增加滤波。选型的本质，是在目标场景的约束下找到这六个维度的最佳平衡点，而不是单项指标的最优。实际工程中，建议先用上述核对表锁定 2～3 款候选器件，再结合数据手册中的 SFDR vs fout 曲线、建立时间测试条件和 JESD204B 链路预算做最终确认。