4. 电源与基准电压设计

高速ADC的电源与基准设计，往往比ADC本身更决定最终的有效位数。以一颗16位、125 MSPS的流水线ADC为例，其满量程输入约2 Vpp，1 LSB仅约30.5 μV。若电源纹波或基准噪声在采样带宽内耦合进信号链，哪怕只有几十微伏，也会直接吃掉1～2位有效位。因此本节的核心不是“把电供上”，而是把噪声、阻抗和回流路径控制到ADC的敏感度以下。

一、模拟域与数字域的划分原则

高速ADC通常有AVDD（模拟）、DVDD（数字输出驱动）、DRVDD（输出驱动）以及VCM、REF等引脚。划分电源域的目的，是让数字开关电流不流经模拟电源和基准回路。基本原则有三条：

• 按电流回路划分，而非按引脚名称划分。ADC内部模拟前端、采样保持、基准缓冲属于模拟域；输出驱动器、时钟接收、SPI接口属于数字域。二者在芯片内部通过衬底和键合线仍有耦合，因此外部必须用独立LDO或独立滤波支路供电。
• 单点汇流。各域的地不应在ADC下方大面积混接，而应在ADC接地焊盘处汇合，再连到系统总地。这样数字回流不会穿过模拟地平面。
• 电源入口去耦。每个电源引脚就近放置0.1 μF，并在电源入口放1～10 μF，形成宽频低阻抗。铁氧体磁珠可放在数字电源支路，但不要放在基准和模拟电源主路上，以免引入直流压降和磁珠自身谐振。

一个常见的错误是：AVDD和DVDD共用一颗LDO，仅靠磁珠隔离。由于LDO的反馈环路带宽通常只有几十到几百kHz，高频数字噪声会通过磁珠的寄生电容和ADC内部耦合进入模拟域。更稳妥的做法是模拟域用低噪声LDO，数字域用另一颗LDO或开关电源加后级滤波。

二、LDO与开关电源的噪声抑制

开关电源效率高，但输出纹波和开关噪声大；LDO噪声低、PSRR好，但压差和功耗受限。工程上常用“开关电源预降压 + LDO后稳压”的两级结构。以12 V输入、1.8 V/0.5 A模拟电源为例：前级用同步降压把12 V降到2.5 V，后级用低噪声LDO降到1.8 V。此时LDO压差0.7 V，功耗0.35 W，需注意散热。

LDO的关键参数是输出噪声（μVrms）和PSRR。对于ADC模拟电源，建议选择10 Hz～100 kHz输出噪声低于10 μVrms、在1 MHz处PSRR仍大于40 dB的LDO。若前级开关频率为500 kHz，LDO在该频点的PSRR决定了残余纹波。可在LDO输入端加π型LC滤波，把开关纹波先压低20～30 dB，再由LDO抑制。

开关电源的布局同样关键：输入电容、续流二极管（或同步管）、电感构成的环路面积要最小，反馈走线远离电感和SW节点，输出电容靠近负载。否则辐射和传导噪声会绕过LDO直接耦合到ADC。

三、基准电压源选型与去耦

基准电压源直接决定ADC的增益精度和噪声底。选型时关注四项：初始精度、温漂、输出噪声和输出电流能力。对于16位ADC，若基准噪声为10 μVrms，折算到输入端的噪声约为10 μVrms，已接近1/3 LSB，因此基准噪声应尽量低于5 μVrms。温漂方面，若要求全温范围内增益误差小于0.05%，则基准温漂应优于5 ppm/℃。

基准去耦不是简单并一个电容。基准输出需要低ESR、低ESL的陶瓷电容，通常为0.1 μF与10 μF并联，且10 μF应靠近基准引脚。若ADC内部基准缓冲的带宽有限，外部大电容可能导致启动过冲或振荡，需参考数据手册的推荐范围。对于要求更高的场合，可用外部低噪声基准加运放缓冲，缓冲运放需选择低噪声、低失调漂移型号，并在反馈网络中避免引入额外噪声。

四、电源对ADC性能的实测影响

评估电源质量对ADC的影响，最直接的方法是看FFT频谱和信纳比（SINAD）。以下给出一个合理的教学示例：在125 MSPS、输入10 MHz、满量程-1 dBFS条件下，分别测量三种供电方案。

表中数据为教学示例，用于说明趋势而非实测结论。可以看到，仅把开关电源换成LDO，SINAD就改善约5.7 dB；再把基准噪声从20 μVrms降到4 μVrms，又改善约3.4 dB。这说明电源和基准的噪声是叠加到ADC量化噪声上的，必须分别优化。

实测时，建议用近场探头或频谱仪配合偏置器，先定位杂散来源：若杂散频率与开关频率相关，问题在开关电源；若杂散与基准相关，则检查基准去耦和缓冲。还可以在ADC模拟电源引脚处临时并联低ESR电容，观察SINAD是否改善，以判断电源阻抗是否偏高。

最后需要强调：电源与基准设计没有“万能配方”，必须结合ADC数据手册的PSRR、基准输入阻抗和推荐去耦网络来定。先按分域、低噪声、单点汇流三条原则搭出基础，再用频谱测量逐项定位残余杂散，才能把16位ADC真正用到13位以上的有效精度。