2. PDN电气性能指标解读

PDN（Power Delivery Network，电源分配网络）的电气性能不能只看“能不能供上电”，而要看它在真实电流负载下，从稳压模块输出端到晶体管电源引脚之间，电压被“吃掉”了多少、波动有多大、电流挤在哪些狭窄通道里、以及在不同频率下对电流需求的响应能力。本节围绕四类核心指标展开：静态IR Drop、动态压降（含PDN噪声）、电流密度、阻抗谱，并说明它们的定义、来源、典型量级与对芯片性能的影响。

一、静态IR Drop：直流电流在电阻上的必然代价

静态IR Drop指在稳定直流负载条件下，电流流经PDN金属互连与过孔时，因导体电阻产生的电压降。其定义非常直接：ΔV = I × R，其中I为该路径上的电流，R为从供电点到负载点的等效电阻。来源包括：片上金属层（如M8、M9等厚金属）的片电阻、过孔阵列电阻、凸点/焊球电阻、封装基板走线电阻、PCB铜箔与电源平面电阻，以及稳压模块到芯片之间的连接电阻。

对芯片性能的影响体现在三方面。第一，降低晶体管实际获得的VDD，直接拉低驱动电流，使标准单元延时增大，时序路径变慢。第二，若IR Drop过大，可能使SRAM单元在读写时因噪声容限不足而失效。第三，不同位置IR Drop不一致会造成芯片内部电压分布不均，形成“电压梯度”，使局部时序签核更加困难。工程上通常要求最坏路径上的静态IR Drop控制在供电电压的2%～5%以内，例如0.9V供电时约18～45mV，具体取决于工艺与设计余量。

二、动态压降：电流突变与PDN阻抗共同作用的结果

动态压降（Dynamic Voltage Drop）指负载电流快速变化时，PDN因自身阻抗无法瞬时响应，导致供电点电压出现瞬时跌落或过冲。其物理来源是PDN的RLC网络：电阻产生稳态压降，电感阻碍电流突变，电容提供局部电荷。当数字电路在时钟沿同时翻转，电流在极短时间内从低值跳变到高值，PDN电感上产生L·di/dt压降，同时电容因等效串联电阻和等效串联电感无法瞬间供出电荷，形成电压凹陷。

动态压降通常用“最差电压凹陷”和“恢复时间”描述。典型场景包括：时钟树同时翻转、大量寄存器同时复位、存储器阵列突发读写、高速SerDes启动。对性能的影响比静态IR Drop更隐蔽：它可能不改变平均电压，却使关键路径在特定时钟周期内延时突然增大，造成偶发时序违例；严重时触发电源域复位或逻辑误翻转。工程上常要求动态压降不超过供电电压的5%～10%，并需在片上电容、封装电容和板级电容之间做频段分工。

三、电流密度：金属与过孔的载流极限

电流密度J定义为单位截面积上通过的电流，J = I / A，单位常用mA/μm²或A/cm²。在PDN中，电流密度关注的是电源网格金属线、过孔、凸点、封装走线等导体是否“太挤”。来源是电流在有限截面上集中：当电源网格某处线宽不足、过孔数量不够、或电流绕行狭窄通道时，局部J会显著升高。

电流密度对芯片的影响主要通过电迁移和焦耳热体现。电迁移指高电流密度下金属原子被电子风推动，逐渐形成空洞或小丘，导致电阻增大甚至断路；焦耳热则使局部温度升高，进一步加速电迁移并影响器件性能。工程上通常依据工艺PDK给出的电迁移规则设定J上限，例如铜互连在105℃下可能限制在1～5mA/μm²量级，过孔则按单孔电流能力折算。设计时需保证电源网格在最坏电流分布下，各段金属和过孔均不超过规则值，并留有一定裕量。

四、阻抗谱：从频域看PDN是否“跟得上”电流

阻抗谱Z(f)描述PDN在不同频率下呈现的阻抗大小，是动态压降的频域表达。其来源是PDN的RLC网络：低频段以VRM和板级电容为主，阻抗较低；中频段封装电容与片上电容共同作用，可能出现谐振峰；高频段片上电容与电源网格电感主导，阻抗随频率上升。目标阻抗判据为Ztarget = ΔV / ΔI，其中ΔV是允许的电压波动，ΔI是负载电流变化量。例如允许50mV波动、电流跳变1A，则Ztarget为50mΩ。

阻抗谱对芯片性能的影响在于：若某频段阻抗超过Ztarget，该频段电流需求就会引起超限压降。设计时通过电容选型与布局，使Z(f)在关注频段内整体低于Ztarget，并避免谐振峰过高。实际分析中常结合芯片功耗模型、封装模型和PCB模型，用频域扫描得到Z(f)曲线，再与目标阻抗对比判断是否达标。

五、指标来源与验证方式对照

实际项目中，建议先根据功耗与电压裕量确定Ztarget，再反推各频段电容需求与电源网格电阻上限；随后用直流分析检查IR Drop和电流密度，用瞬态分析检查动态压降，最后用频域扫描确认阻抗谱是否满足目标。四类指标共同构成PDN电气性能的完整判据，缺一不可。